[发明专利]半导体器件的形成方法

说明书

一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底上具有第一器件区域和第二器件区域，所述第一器件区域和第二器件区域分别具有栅极结构；形成覆盖所述半导体衬底表面和栅极结构的遮蔽层；形成掩膜层，所述掩膜层覆盖所述第一器件区域的遮蔽层；减薄所述掩膜层，暴露出第一器件区域的栅极结构上遮蔽层的顶表面；刻蚀所述第二器件区域栅极结构两侧的遮蔽层和半导体衬底，在所述第二器件区域的栅极结构两侧形成凹槽；在所述凹槽内形成锗硅层。本发明半导体器件的形成方法工艺控制简单，所形成的半导体器件性能佳。

技术领域

本发明涉及半导体领域，尤其涉及一种半导体器件的形成方法。

背景技术

随着超大规模集成电路技术的迅速发展，MOSFET器件的关键尺寸以及栅极氧化层不断的缩小，导致载流子的迁移率大大降低，从而引起器件开态电流的降低并导致器件性能的退化。

研究发现，锗材料中的电子迁移率是硅材料中的两倍，空穴迁移率是硅材料中的4倍。因此，锗硅(SiGe)工艺被提出，该工艺可以通过提高载流子迁移率来提高器件的性能，成为了45纳米及以下技术节点中重要和核心的工艺技术。其中，嵌入式锗硅源漏技术(Embedding SiGe)被用来在沟道中产生单轴应力来提高PMOS晶体管的空穴迁移率，从而提高它的电流驱动能力。

请参考图1-3，图示出了现有技术的嵌入式锗硅源漏的形成方法。具体地，参考图1，半导体衬底100包括NMOS晶体管区域、PMOS晶体管区域和位于两者之间的隔离结构110，NMOS晶体管区域和PMOS晶体管区域上具有栅极结构120，栅极结构120包括栅介质层121、栅电极层122和硬掩膜层123。首先，如图1所示，形成覆盖半导体衬底100和栅极结构120的氮化硅阻挡层；接着，如图2所示，形成覆盖NMOS区域的光刻胶层140，以所述光刻胶层140为掩膜刻蚀PMOS区域的阻挡层130和栅极结构120两侧的半导体衬底100，形成凹槽150；然后，如图3所示，在所述凹槽150内填充锗硅材料，形成具有嵌入式锗硅源漏的PMOS晶体管。

但是，现有技术形成具有嵌入式锗硅源漏的PMOS晶体管的性能不佳。

发明内容

本发明解决的问题是，现有技术形成的具有嵌入式锗硅源漏器件的性能不佳。

为解决上述问题，本发明提出了一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底上具有第一器件区域和第二器件区域，所述第一器件区域和第二器件区域分别具有栅极结构；形成覆盖所述半导体衬底表面和栅极结构的遮蔽层；形成掩膜层，所述掩膜层覆盖所述第一器件区域的遮蔽层；减薄所述掩膜层，暴露出第一器件区域的栅极结构上遮蔽层的顶表面；刻蚀所述第二器件区域栅极结构两侧的遮蔽层和半导体衬底，在所述第二器件区域的栅极结构两侧形成凹槽，在所述刻蚀工艺中，所述第一器件区域和第二器件区域的栅极结构上的遮蔽层也被刻蚀；以及在所述凹槽内形成锗硅层。

可选地，所述栅极结构包括依次位于半导体衬底上的栅介质层、栅电极层和硬掩膜层。

可选地，所述半导体器件的形成方法还包括，在所述凹槽内形成锗硅层后，去除第一器件区域和第二器件区域剩余的遮蔽层和硬掩膜层。

可选地，所述遮蔽层和所述硬掩膜层的材料为氮化硅。

可选地，所述去除第一器件区域和第二器件区域剩余的遮蔽层和硬掩膜层采用磷酸溶液，溶液温度为90℃～200℃。

可选地，所述遮蔽层的厚度为

可选地，减薄所述掩膜层采用的气体为O₂、H₂、CH₄、CO₂和SO₂中的一种或几种。

可选地，减薄所述掩膜层采用的气体还包括N₂和He中的一种或两种。