[发明专利]cache一致性芯片地址带外读取检测方法及装置

说明书

技术领域

本发明涉及计算机高速缓存(cache)一致性技术领域，尤其涉及一种cache一致性芯片地址带外读取检测方法及装置。

背景技术

随着云计算、大数据等新型技术的发展，基于X86 CPU的高端多路服务器在构建关键应用主机系统方面具有不可替代的作用。而基于cache一致性互联芯片是构成多路服务器系统(如NUMA系统)的关键部件。在芯片原型验证的过程中，一般采取逻辑分析仪、chipscope波形抓取工等记录波形，进行调试验证。然而，在实际系统中，在碰到协议层面的一致性问题时，需要记录的过程很长，无关干扰信息大量增加。而且，中央处理器(CPU)报文产生与基本输入输出系统(BIOS)和操作系统(OS)相关，芯片逻辑无法控制，只能被动处理，传统的调试手段就会碰到存储空间或资源有限、记录内容冗杂不便于分析、触发困难等情况，这不利于加快验证进度。

发明内容

本发明提供一种cache一致性芯片地址带外读取检测方法及装置，具有配置灵活、存储资源占用量少、可读性强、操作方便的特点。

为了解决上述技术问题，本发明提供一种高速缓存(cache)一致性芯片地址带外读取检测方法，包括以下步骤：配置读取模块将配置信息传送至逻辑检测存储模块；所述逻辑检测存储模块根据所述配置信息记录报文信息；当一致性问题发生时，所述配置读取模块从所述逻辑检测存储模块读取所述报文信息。

进一步地，所述配置信息包括控制信息和特征信息，所述控制信息表述所述特征信息是否有效可用，是否需要清除或归零所述逻辑检测存储模块中的信息记录。

进一步地，所述逻辑检测存储模块根据所述配置信息记录所述报文信息的过程包括：所述逻辑检测存储模块根据所述配置信息确定将有效的特征信息作为触发条件，当所述触发条件成立时，所述逻辑检测存储模块从芯片功能模块获取相关报文信息，并将所述报文信息写入所述逻辑检测存储模块的存储体。

进一步地，所述配置读取模块从所述逻辑检测存储模块读取所述报文信息的过程包括：所述配置读取模块发起一次写操作，将所述逻辑检测存储模块中的单条报文保存至所述配置读取模块内部的数据读取寄存器；所述配置读取模块发起一次读操作，将存储在所述数据读取寄存器中的所述报文输出；若写入存储体的有效报文计数信息与当前读取报文计数信息相同，则所述报文信息读取完毕，若不相同，重复上述写操作及读操作。

进一步地，所述单条报文包括写入存储体的有效报文计数信息、当前读取报文计数信息及与特征信息相关的报文信息。

进一步地，所述配置读取模块在线修改所述配置信息。

本发明还提供一种cache一致性芯片地址带外读取检测装置，包括配置读取模块以及逻辑检测存储模块，所述配置读取模块连接所述逻辑检测存储模块，所述配置读取模块用于将配置信息传送至所述逻辑检测存储模块，所述逻辑检测存储模块用于根据所述配置信息记录报文信息，当一致性问题发生时，所述配置读取模块用于从所述逻辑检测存储模块读取所述报文信息。

进一步地，所述逻辑检测存储模块包括存储体，用于记录所述报文信息。

进一步地，所述配置信息包括控制信息和特征信息。

进一步地，所述配置读取模块包括读写控制接口、数据读取寄存器及信息配置寄存器，所述读写控制接口用于将从所述逻辑检测存储模块读取的所述报文信息输出，所述数据读取寄存器用于保存从所述逻辑检测存储模块读取的所述报文信息，所述信息配置寄存器用于保存所述配置信息的所述特征信息。

本发明的逻辑检测存储模块根据配置信息，全程记录并存储相关报文信息。当一致性问题发生后，配置读取模块将逻辑检测存储模块中的报文信息读取，并进行检测比对，达到调试分析协议问题的目的。

本发明的配置读取模块主要实现报文特征信息的配置和逻辑检测、存储体内容的读取等功能。逻辑检测存储模块根据配置读取模块的配置信息，记录与特征信息相关的报文信息，并进行存储体功能的读写控制管理。本发明的方法仅作为检测手段，不影响芯片其它功能模块的正常运行，最终通过带外方式读写操作的方式获取调试信息。

本发明提出的cache一致性芯片地址可配置带外读取检测方法，无需记录整个流程的所有信息，而是以预先设定可配的报文信息作为触发条件,只记录与其相关的特征行为报文，大大减少了无关信息，增强了可读性，降低了对平台存储空间资源的需求，基本可以覆盖整个操作过程。

本发明可以将实际中不可控、大数据量的报文信息一致性问题简化，只抽取记录特征报文信息进行分析，提升了验证的速度。

附图说明