[发明专利]一种基于LDPC码辅助的相位同步系统在审
申请号: | 201410658294.7 | 申请日: | 2014-11-18 |
公开(公告)号: | CN104601277A | 公开(公告)日: | 2015-05-06 |
发明(设计)人: | 武楠;王华;史德生;梁涛;李慧慧;匡镜明 | 申请(专利权)人: | 北京理工大学 |
主分类号: | H04L1/00 | 分类号: | H04L1/00 |
代理公司: | 北京理工大学专利中心 11120 | 代理人: | 李微微;仇蕾安 |
地址: | 100081 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 ldpc 辅助 相位 同步 系统 | ||
技术领域
本发明涉及相位同步技术领域,尤其涉及一种基于LDPC码辅助的相位同步系统。
背景技术
在无线通信系统中,传统的相位同步算法主要是无编码辅助相位同步算法(NCA),包括数据辅助类方法和非数据辅助类方法,数据辅助类方法需占用额外的带宽和功率,非数据辅助类方法的同步精度随信噪比的降低而急剧恶化,因此在低信噪比条件下很难对相位进行精确估计,近年来,一种编码辅助相位同步算法(CA)由于在极低信噪比环境下具有优越的性能而得到广泛的研究,能够在低信噪比条件下能够精确估计相位,同时,LDPC码在低信噪比下具有接近香农限的性能,越接近香农限表明误码率越低,而且在相同误码率的情况下,硬件实现结构比其他编码辅助相位同步算法的硬件实现结构简单,因此LDPC码辅助相位同步算法已被广泛应用到深空通信、数字视频广播等领域。
文章“A code-aided synchronization IP core for iterative channel decoders”中基于码辅助同步硬件实现结构如图6所示,结构包括双口RAM模块、相关模块、查找表模块、恢复模块、偏移值寄存器模块、解映射模块、译码器、软符号计算模块。其中双口RAM模块的输出端分别与相关模块的输入端、恢复模块的输入端、解映射模块的输入端相连,相关模块的输出端与查找表模块的输入端相连,查找表模块的输出端与偏移值寄存器模块的输入端相连,偏移值寄存器模块的输出端与恢复模块的输入端相连,恢复模块的输出端与双口RAM模块的输入端相 连,解映射模块的输出端与译码器的输入端相连,译码器的输出端与软符号计算模块的输入端相连,软符号计算模块的输出端与相关模块的输入端相连。其中解映射模块直接连接译码器,由于解映射模块产生的似然比写入译码器模块中需要一定的时间,这会导致译码器工作停止,直到译码所需的似然比全部输入译码器,译码器才能开始工作,导致译码器不能进行连续工作。
发明内容
有鉴于此,本发明提供了一种基于LDPC码辅助的相位同步系统,能够保证译码器的连续工作和数据的连续处理,同时提高相位同步的精度。
本发明的一种基于LDPC码辅助的相位同步系统,包括输入缓存模块、解复用器、信息存储模块、相位估计模块、相位恢复模块、由第一解映射子模块和第二解映射子模块组成的解映射模块、由LMB1子模块和LMB2子模块组成的LMB模块、LDPC译码器、软符号计算模块以及由MUX1子模块和MUX2子模块组成的MUX模块,其中:
所述的输入缓存模块,用于存储来自信道的符号数据;
所述的解复用器,接收输入缓存模块的符号数据,并将奇帧符号数据送入所述MUX1子模块,将偶帧符号数据送入所述MUX2子模块;
所述的信息存储模块,用于存储从输入缓存模块输出的一帧符号数据,并根据从LDPC译码器接收的控制指令,从所述输入缓存模块接收下一帧符号数据并存储;
所述软符号计算模块用于将LDPC译码器输出的似然比转换为软符号信息;
所述的相位估计模块,用于将从软符号计算模块发来的译码后的符号数据与从所述信息存储模块读取的当前存储的符号数据进行相关运算,求得相位估 计值
所述的相位恢复模块,根据从相位估计模块接收的相位估计值对从信息存储模块读取的当前符号数据进行相位恢复;当相位恢复后的符号数据为奇帧时,将该符号数据送入MUX1子模块,当相位恢复后的符号数据为偶帧时,将该符号数据送入MUX2子模块;
所述MUX1子模块,在LDPC译码器进行奇帧符号数据译码处理时,对应LDPC译码器对当前帧符号数据似然比译码的第一个迭代周次时,接收来自解复用器发送的奇帧符号数据并发给第一解映射子模块;从LDPC译码器对所述当前帧符号数据似然比译码的第二个迭代周次开始,MUX1子模块接收来自相位恢复模块发送的相位恢复后的奇帧符号数据并发给第一解映射子模块;
所述MUX2模块,在LDPC译码器进行偶帧符号数据译码处理时,对应LDPC译码器对当前帧符号数据似然比译码的第一个迭代周次时,接收来自解复用器发送的偶帧符号数据并发给第二解映射子模块;从LDPC译码器对所述当前帧符号数据似然比译码的第二个迭代周次开始,MUX2子模块接收来自相位恢复模块发送的相位恢复后的偶帧符号数据并发给第二解映射子模块;
所述的第一解映射子模块,对从MUX1子模块发送的奇帧符号数据求似然比,并发给LMB1子模块;
所述的第二解映射子模块,对从MUX2子模块发送的偶帧符号数据求似然比,并发给LMB2子模块;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京理工大学;,未经北京理工大学;许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410658294.7/2.html,转载请声明来源钻瓜专利网。
- 上一篇:WTRU及在WTRU中实施的方法
- 下一篇:解映射装置及方法