[发明专利]高压MOS轻掺杂扩展区的制备工艺

说明书

一种高压MOS中轻掺杂扩展区的制备工艺，包括：先在硅衬底上形成有源区光刻进行局部选择氧化工艺，以形成场氧化层且定义有源区和隔离区；于前述有源区上形成光刻，刻蚀后注入掺杂剂形成低压MOS的掺杂阱于其中；于前述有源区上生长栅氧后进行多晶硅光刻，形成多晶硅栅极；于前述有源区上淀积氧化硅后，形成多晶硅侧墙；于前述有源区上进行轻掺杂漏极扩展区光刻，掺杂剂注入；以及进行热过程以同时进行多晶硅热退火和前述轻掺杂扩展区的热推进形成轻掺杂漏极扩展区。

技术领域

本发明涉及一种半导体集成电路制造工艺领域，尤指一种高压集成电路中的一种高压MOS器件的制造方法。

背景技术

高压互补双扩散金属氧化物电晶体(CDMOS)或者高压BCD工艺都是常见的高压单片集成工艺技术，这种高压工艺通常以低压互补金属氧化物电晶体(CMOS)，例如5V CMOS工艺为基础，通过增加多个光刻层次实现高压结构,主流高压MOS结构有横向扩散金属氧化物电晶体(LDMOS)和高压金属氧化物电晶体HVMOS(也叫DEMOS)两种，HVMOS的特点是漏极和栅极在同一个阱中，采用厚栅氧化层和漏极轻掺杂扩展区。HVMOS对于导通电阻的要求不是很高，因而工艺层次与LDMOS相比较少。

一般的HVMOS工艺需要在低压CMOS工艺的基础上增加高压阱，厚栅氧和N型，P型轻掺杂等3到4个光刻层次才可以实现。对于高压相对于低压部分差别较大的高压应用而言，增加这些工艺3到4个光刻层次和高工艺成本的热推进是必须的。但是对于中高压，例如两倍于基础低压的高压应用而言，目前仍然采用增加3个光刻层次和轻掺杂漏热推进的方式来实现高压MOS，在工艺复杂度和成本上都有冗余，因此现有的基于低压CMOS的HVMOS工艺需要增加多个工艺层次以及热过程造成的成本较高的问题。

发明内容

为解决现有技术中所存在的缺陷，本发明提出了一种非常简洁的工艺方法，可以简单低成本地在低压基础上实现高压MOS轻掺杂扩展区。根据本发明提供了一种实现高压MOS轻掺杂扩展区的工艺方法，包括先在硅衬底上形成有源区光刻进行局部选择氧化工艺；于有源区上形成光刻，并于刻蚀后注入掺杂剂，以形成低压MOS的掺杂阱于其中；于有源区上生长栅氧后进行多晶硅光刻，以形成多晶硅栅极；于有源区上淀积氧化硅后，以刻蚀形成多晶硅侧墙；于有源区上进行轻掺杂漏极扩展区光刻，并注入掺杂剂；并进行热过程以同时进行多晶硅热退火和轻掺杂扩展区的热推进以形成轻掺杂漏极扩展区。

该方法中，所述的高压MOS轻掺杂扩展区的制备工艺，所述的高压MOS指5V到15V的工作电压的高压MOS；该方法中，所述的高压MOS轻掺杂扩展区的制备工艺，所述的低压指3V到5V工作电压，工艺线宽范围在0.13μm到0.8μm。

根据本发明的一方面，提供一种的高压MOS轻掺杂扩展区的制备工艺，所述的高压MOS为高压NMOS。

在该方法中，所述的高压NMOS中的N型轻掺杂扩展区是通过注入N型掺杂剂的步骤所形成。

在该方法中，所述的高压NMOS的注入N型掺杂剂的步骤包括大角度注入N型掺杂剂，且注入的角度范围为20度到50度，和能量为150KeV到300KeV。

在该方法中，所述高压NMOS的多晶硅栅极长度L为1.0μm到1.8μm,漏极扩展长度为0.5μm到1.6μm。注入剂量范围为2e13cm^-2到5e13cm^-2。

根据本发明的又一方面，提供一种的高压MOS轻掺杂扩展区的制备工艺，所述的高压MOS为高压PMOS。

在该方法中，所述的高压PMOS的P型轻掺杂扩展区是通过注入PDD的步骤所形成。