[发明专利]一种QC转换为BC13的CMOS电路单元

权利要求书

1.一种将四值时钟转换为二值时钟的CMOS电路，它有一个四值时钟输入端(QC)和一个二值时钟输出端(BC)，该电路的特征在于：它包括一个阈2.5的NMOS管(N1)、三个阈0.5的NMOS管(N2、N3和N4)、四个阈-0.5的PMOS管(P1、P2、P3和P4)、一个阈-1.5的PMOS管(P5)和一个阈-2.5的PMOS管(P6)，所述MOS管P1、P3、P5、P6、N1、N3和N4的栅极与电路输入端(QC)相接，MOS管P1、P2、P5和P6的源极与电平逻辑值3的信号源相接，P1和N1的漏极与P2和N2的栅极相接，N1和N4的源极与地相接，N3和P3的源极与电平逻辑值1的信号源相接，P2、N2、P3和P4的漏极相接作为电路的输出端(BC)，N2的源极与N3的漏极相接，P5的漏极与P4的源极相接，P6和N4的漏极与P4的栅极相接；其功能是把一个周期内电平逻辑值切换次序为0→1→2→3→2→1→0的四值时钟转换为一个周期内电平逻辑值切换次序为1→3→1的二值时钟输出。

2.根据权利要求1所述的四值时钟转换二值时钟的电路，其特征在于：在一个CMOS电路中，能把四值时钟电平逻辑值0和2转换为二值时钟电平逻辑值1且能把四值时钟电平逻辑值1和3转换为二值时钟电平逻辑值3；其电路开关级表达式为

BC=1*(QC0.5+QC15·QC(2.5)‾0.5)#3*(QC(2.5)‾0.5+QC(0.5)‾0.5·QC1.5).]]>