[发明专利]嵌入式元件封装结构的制作方法

说明书

本发明提供一种嵌入式元件封装结构的制作方法，其包括以下步骤。提供载板。载板的其中一个表面具有至少两对位柱。将堆叠元件模块设置在具有前述至少两对位柱的表面上，其中堆叠元件模块位于前述至少两对位柱之间。提供线路基板。线路基板包括第一介电层，其中第一介电层具有至少两对位孔以及贯穿开口及至少一导通孔。使各个对位柱对准于对应的对位孔，并将线路基板设置在载板上，以令各个对位柱嵌入对应的对位孔，且堆叠元件模块埋设在贯穿开口内。

技术领域

本发明是有关于一种封装结构的制作方法，且特别是有关于一种嵌入式元件封装结构的制作方法。

背景技术

一般而言，线路基板主要是由多层经过图案化的线路层(patterned circuitlayer)以及介电层(dielectric layer)交替叠合所构成。其中，图案化线路层是由铜箔层(copper foil)经过微影与腐蚀加工定义形成，而介电层配置在图案化线路层之间，用以隔离图案化线路层。此外，相叠的图案化线路层之间是通过贯穿介电层的镀通孔(PlatingThrough Hole,简称：PTH)或导电孔道(conductive via)而彼此电性连接。最后，在线路基板的表面配置各种电子元件(例如，主动元件或被动元件)，并通过内部线路的电路设计而达到电子信号传递(electrical signal propagation)的目的。

然而，随着市场对于电子产品需具有轻薄短小且携带方便的需求，因此在目前的电子产品中，是将原先焊接在线路基板上的电子元件设计为可埋设在线路基板内部的嵌入式元件，如此可以增加基板表面的布局面积，以达到电子产品薄型化的目的。在现有嵌入式元件封装结构的制作过程中，通常是先在介电层形成通孔或盲孔，再将单一个元件内埋在前述通孔或盲孔。因此，在使多个元件内埋在同一层介电层或不同层介电层时，需反复进行形成通孔或盲孔在介电层以及将元件内埋在前述通孔或盲孔等步骤，不仅制作流程复杂，亦会造成材料的耗费。此外，内埋元件与前述通孔或盲孔的内侧壁仍存在间隙，前述间隙不但容易影响压合时基板与内埋元件的结合性，也会影响压合时内埋元件与接点对位时的准确度。

发明内容

本发明提供一种嵌入式元件封装结构的制作方法，具有简易的制作流程，并能降低制作成本及提高制作良率。

本发明提出一种嵌入式元件封装结构的制作方法，其包括以下步骤。首先，提供具有相对两表面的载板。载板具有位于其中一个表面上的至少两对位柱。将堆叠元件模块设置在具有前述至少两对位柱的表面上，其中堆叠元件模块位于前述至少两对位柱之间。接着，提供线路基板。线路基板包括第一介电层，其中第一介电层具有相对的第一表面与第二表面、位于第二表面的至少两对位孔以及贯穿第一表面与第二表面的贯穿开口及至少一导通孔。之后，使各个对位柱对准于对应的对位孔，并将线路基板设置在载板上，以令各个对位柱嵌入对应的对位孔，且堆叠元件模块埋设在贯穿开口内。

在本发明的一实施例中，上述的堆叠元件的制作方法包括以下步骤。a、提供核心板，包括核心介电层与位于核心介电层上的核心金属层。b、图案化核心金属层以形成核心线路层，并形成多个贯孔在核心介电层。c、形成胶层于核心介电层上，其中胶层与核心线路层位于核心介电层的相对两侧，且胶层覆盖这些贯孔。d、将多个元件分别设置在这些贯孔内，且由胶层所固定。e、形成增层结构在核心介电层上，并覆盖核心线路层、这些贯孔及这些元件。接着，重复上述步骤a至e，以分别形成第一封装体与第二封装体。之后，利用第一封装体与第二封装体形成多个堆叠元件。

在本发明的一实施例中，上述的利用第一封装体与第二封装体以形成多个堆叠元件的制作方法包括以下步骤。首先，单体化第一封装体以形成多个第一封装单元。接着，单体化第二封装体以形成多个第二封装单元。接着，翻转这些第二封装单元，使各个第二封装单元的胶层朝向对应的第一封装单元的胶层。之后，移除各个第二封装单元的胶层，并使各个第一封装单元叠置在对应的第二封装单元上，其中各个第一封装单元的胶层连接对应的第二封装单元的核心介电层。