[发明专利]半导体器件及其制造方法

说明书

相关申请交叉引用

将2013年11月8日提交的日本专利申请No.2013-232371的公开内容，包括说明书、附图和摘要，整体并入本文作为参考。

技术领域

本发明涉及一种半导体器件以及制造该器件的方法，特别地，涉及一种具有光电转换元件的半导体器件以及制造该器件的方法。

背景技术

诸如CCD(电荷耦合器件)图像传感器以及CMOS(互补金属氧化物半导体)图像传感器的半导体成像装置需要具有高S/N比以便提供高图像质量。这意味着S(信号)的提高需要高饱和信号水平以及对光信号的高灵敏度，而N(噪声)的降低需要低暗电流值。

在上述半导体成像器件中，光电转换元件中通过入射光的光电转换而获得的收集电子效率的提高需要增强对输入信号的灵敏度。特别地，长波长区域中的光信号仍然可能穿透像素区且难以致使光电转换，这会劣化光电转换元件对于收集光的效率。

此外，当提供至一个光电转换元件并在像素区深度穿透的光在其例如到达半导体成像器件的衬底时被光电转换时，例如存在光电转换电子通过衬底泄漏进相邻于该一个光电转换元件的另一光电转换元件中的可能性。而且当输入超过饱和信号水平的光信号水平时，存在电子泄漏进相邻于被输入该光信号的该一个光电转换元件的另一光电转换元件的可能。这种电子的泄漏，即所谓的模糊现象，即使有的话也会劣化该一个光电转换元件的电子检测灵敏度，并且对于检测过剩电子来说，检测信号的噪声增大会导致S/N比的下降。

用于抑制这种现象的技术例如公开于日本未审专利申请公布No.2008-91781(专利文献1)，日本未审专利申请公布No.2007-13177(专利文献2)以及日本未审专利申请公布No.2008-98601(专利文献3)中。

[专利文献]

[专利文献1]日本未审专利申请公布No.2008-91781

[专利文献2]日本未审专利申请公布No.2007-13177

[专利文献3]日本未审专利申请公布No.2008-98601

发明内容

可以通过增大在其中希望发生用于提供可由光电转换元件收集的电子的光电转换的区域深度来提高光电转换效率。在上述各个专利文献中，通过形成上述区域作为外延层，与通过离子注入技术形成相比，可以增大该区域的深度。以这种方式，可以增加希望发生光电转换的区域的深度。但是上述各个文献具有如下问题。

在专利文献1中，形成在p型半导体衬底上的n型半导体层具有光电转换部。在这种情况下，n型半导体层中作为少数载流子的空穴移动至光电转换部，但是空穴的迁移率小于电子的迁移率并且在移动期间发生复合的概率高。因此会降低光电转换部的电信号的灵敏度。

在专利文献2中，硅衬底在其上具有硅锗外延层。由不同于衬底的材料制成的薄膜的形成会加速它们之间界面处的生成和复合，产生泄漏电流并劣化CMOS图像传感器的S/N比。

在专利文献3中，仅单一p型外延层形成在衬底上。在这种情况下，外延层深度的增大会改善从红色滤光器入射进入外延层中的光的转换比，但是存在不能克服另一问题，例如模糊现象抑制效果的劣化的可能性。

将从本文说明书和附图使得本发明的另外的问题和新颖的特征显而易见。

根据本发明一个实施例的半导体器件具有：半导体衬底，第一p型外延层，第二p型外延层以及第一光电转换元件。半导体衬底在其主表面上具有第一p型外延层。第二p型外延层覆盖第一p型外延层。第二p型外延层内具有第一光电转换元件。第一和第二p型外延层每个都由硅制成并且第一p型外延层具有高于第二p型外延层的p型杂质浓度。

根据另一实施例的半导体器件具有：半导体衬底，掩埋杂质层，p型外延层以及第一光电转换元件。半导体衬底在其中具有掩埋杂质层。掩埋杂质层在其上具有p型外延层。p型外延层在其中具有第一光电转换元件。掩埋杂质层和p型外延层每个都由硅制成并且掩埋杂质层具有高于p型外延层的p型杂质浓度。

根据一个实施例的制造半导体器件的方法包括如下步骤：提供具有主表面的半导体衬底，在主表面上形成第一p型外延层，形成第二p型外延层以便覆盖第一p型外延层的上表面，以及在第二p型外延层中形成第一光电转换元件。第一和第二p型外延层每个都由硅制成并且第一p型外延层具有高于第二p型外延层的p型杂质浓度。