[发明专利]数字电压斜坡发生器

说明书

本发明涉及数字电压斜坡发生器。根据一些实施例，全数字斜坡发生器可以使用一串串联连接的延迟或基于数字到时间的电路来执行电压斜坡生成。因此，在一些实施例中，可以代替传统的运算放大器电路和弛张振荡器来生成用于DC到DC或直接时基DC到DC转换器的三角斜坡波形。延迟线的使用对于许多应用可以产生足够的分辨率。因此，在一些实施例中，时域技术可以提供更为数字的方法，该方法随处理技术而缩放并允许高速操作。基于逆变器和电容器的使用的设计可以随处理技术而缩放。在一些实施例中，解码器和驱动逻辑可以集成在电压斜坡生成中。

背景技术

这大体上涉及电压斜坡的生成。

电压斜坡简单来说是在诸如生成脉冲宽度调制(PWM)信号之类的许多应用中有用的三角波形。脉冲宽度调制信号应用于包括功率管理和显示的广泛多样的应用中。

传统地，用于脉冲宽度调制信号的斜坡发生器采用电流源积分器。电流源积分器通常涉及使用具有校准值的模拟组件。此外，传统解决方案采用基于电流源、梯形电阻器等等的电压域转换器数模转换器。在这种情况下，斜坡的速度受限于解码器而且当生成很多位时很复杂。

附图说明

参考下面的附图对一些实施例进行描述。

图1是一个实施例的示意图。

图2是根据一个实施例的内插(interpolated)低等待时间延迟线或环形振荡器的示意图。

图3示出了斜坡发生器的另一个实施例。

图4示出了斜坡发生器的另一个实施例。

图5包括根据一个实施例的通过如图4所示的斜坡发生器在不同位置产生的波形。

图6是一个实施例的部分示意图。

图7是斜坡发生器的另一个实施例的示意图。

图8示出了根据一个实施例的开关DC到DC转换器。

图9示出了根据一个实施例的用于全数字DC到DC转换器或数字到时间转换中的波形。

图10是根据一个实施例的用于数字到时间转换器或数字DC到DC转换器的数字斜坡发生器的电路图。

图11示出了根据一个实施例的模数转换器。

图12示出了根据一个实施例的发射器。

图13是一个实施例的系统图。

图14是一个实施例的透视图。

具体实施方式

根据一些实施例，全数字斜坡发生器可以采用一串串联连接的延迟或基于数字到时间的电路来执行电压斜坡生成。因此，在一些实施例中，可以替换传统的运算放大器电路和张弛振荡器以生成用于DC到DC或直接时基DC到DC转换器的三角斜坡波形。对于许多应用，采用延迟线可以产生足够的分辨率。因此，在一些实施例中，时域技术可以提供更为数字的方法，该方法随处理技术而缩放并允许高速操作。基于逆变器和电容器的使用的设计可以随处理技术而缩放。在一些实施例中，解码器和驱动逻辑电路可以集成在电压斜坡生成中。

图1中，是根据一个实施例的电压斜坡发生器的示意图，其可以包括内插低等待时间延迟线或环形振荡器。无内插的延迟线提供整数门延迟(gatedelay)。利用内插，延迟线可以提供分数门延迟。由于只用于内插低等待时间延迟线而没有用于环形振荡器的实施例，所以时钟输入以虚线示出。延迟线或环形振荡器10耦合到由一排并联电容器44构成的电容器加法网络42，其输出产生斜坡发生器的输出V_out，典型地为三角斜坡信号。