[发明专利]基于混合型分数阶积分电路模块的0.4 阶含y方Lorenz混沌系统电路实现

权利要求书

1.一种混合型分数阶积分电路模块，其特征是在于：电阻Rx与电容Cx并联，形成第一部分，第一部分与电阻Ry串联后再与电容Cy并联，形成第二部分，前两部分与电阻Rz串联后再与电容Cz并联，形成第三部分，前三部分与电阻Rw串联后再与电容Cw并联，形成第四部分，前四部分与电阻Ru串联后再与电容Cu并联，形成第五部分，前五部分与电阻Rv串联后再与电容Cv并联，形成第六部分，输出引脚A接第一部分，输出引脚B接第六部分。 

2.根据权利要求1所述一种混合型分数阶积分电路模块，其特征在于：所述电阻Rx由电位器Rx1和电阻Rx2、Rx3、Rx4、Rx5串联组成，所述电容Cx由电容Cx1、Cx2、Cx3、Cx4并联组成；所述电阻Ry由电位器Ry1和电阻Ry2、Ry3、Ry4、Ry5串联组成，所述电容Cy由电容Cy1、Cy2、Cy3、Cy4，并联组成；所述电阻Rz由电位器Rz1和电阻Rz2、Rz3、Rz4、Rz5串联组成，所述电容Cz由电容Cz1、Cz2、Cz3、Cz4并联组成；所述电阻Rw由电位器Rw1和电阻Rw2、Rw3、Rw4、Rw5串联组成，所述电容Cw由电容Cw1、Cw2、Cw3、Cw4并联组成；所述电阻Ru由电位器Ru1和电阻Ru2、Ru3、Ru4、Ru5串联组成，所述电容Cu由电容Cu1、Cu2、Cu3、Cu4并联组成；所述电阻Rv由电位器Rv1和电阻Rv2、Rv3、Rv4、Rv5串联组成，所述电容Cv由电容Cv1、Cv2、Cv3、Cv4并联组成。 

3.根据权利要求1所述一种混合型分数阶积分电路模块，所述0.4阶积分电路模块，其特征在于：所述电阻Rx＝2.4M，所述电位器Rx1＝0K，所述电阻Rx2＝2M、Rx3＝200K、Rx4＝200K、Rx5＝0K，所述电容Cx＝16.370uF，所述电容Cx1＝10uF、Cx2＝4.7uF、Cx3＝1uF、Cx4＝680nF；所述电阻Ry＝1.994M，所述电位器Ry1＝4K,所述电阻Ry2＝1M、Ry3＝510K、Ry4＝470K、Ry5＝10K，所述电容Cy＝3.8810uF，所述电容Cy1＝3.3uF、Cy2＝470nF、Cy3＝100nF、Cy4＝10nF；所述电阻Rz＝1.021M，所述电位器Rz1＝0K和所述电阻Rz2＝1M、Rz3＝20K、Rz4＝1K、Rz5＝0K，所述电容Cz＝1.1800uF，所述电容Cz1＝1uF、Cz2＝100nF、Cz3＝47nF、Cz4＝33nF；所述电阻Rw＝0.4855M，所述电位器Rw1＝4.5K和所述电阻Rw2＝200K、Rw3＝200K、Rw4＝51K、Rw5＝30K，所述电容Cw＝0.3760uF，所述电容Cw1＝330nF、Cw2＝47nF、Cw3悬空、Cw4悬空；所述电阻Ru＝0.24M，所述电位器Ru1＝0K和所述电阻Ru2＝200K、Ru3＝20K、Ru4＝20K、Ru5＝0K，所述电容Cu＝130.4nF，所述电容Cu1＝200nF、Cu2＝22nF、Cu3＝4.7nF、Cu4＝3.3nF；所述电阻Rv＝0.1696M，所述电位器Rv1＝3.5K和所述电阻Rv2＝100K、Rv3＝51K、Rv4＝10K、Rv5＝5.1K，所述电容Cv＝28.18nF，所述电容Cv1＝22nF、Cv2＝6.8nF、Cv3悬空、Cv4悬空。 

4.基于混合型分数阶积分电路模块的0.4阶含y方的Lorenz混沌系统电路，其特征在于： 

(1)含y方的Lorenz混沌系统的数学模型i： 

(2)一个含y方的0.4阶Lorenz混沌系统的数学模型ii为： 

(3)根据0.4阶含y方的Lorenz混沌系统的数学模型ii构造模拟电路，利用运算放大器U1、运算放大器U2及电阻和0.4阶积分电路模块U5、0.4阶积分电路模块U6、0.4阶积分电路模块U7构成反相加法器和反相0.4阶积分器，利用乘法器U3和乘法器U4实现乘法运算，所述运算放大器U1和运算放大器U2采用LF347N，所述乘法器U3和乘法器U4采用AD633JN； 

所述运算放大器U1连接运算放大器U2、乘法器U3、乘法器U4和0.4阶积分电路模块U5、0.4阶积分电路模块U6，所述运算放大器U2连接乘法器U3、乘法器U4和0.4阶积分电路模块U7，所述乘法器U3连接运算放大器U1，所述乘法器U4连接运算放大器U2； 

所述运算放大器U1的第1引脚通过电阻R7与U1的第6引脚相接，第2引脚通过电阻R6与第1引脚相接，第3、5、10、12引脚接地，第4引脚接VCC，第11引脚接VEE，第6引脚接混合型分数阶积分电路U7的A引脚，第7引脚接输出y,通过电阻R1与第13引脚相接，通过电阻R8与第6引脚相接，接混合型分数阶积分电路U8的B引脚，接乘法器U4的第1、3引脚，第8引脚接输出x,通过电阻R4与第9引脚相接，通过电阻R5与第2引脚相接，接乘法器U3的第1引脚，接混合型分数阶积分电路U6的B引脚，第9引脚接混合型分数阶积分电路U5的A引脚，第13引脚通过电阻R2与第14引脚相接，第14引脚通过电阻R3与第9引脚相接； 

所述运算放大器U2的第1、2、6、7引脚悬空，第3、5、10、12引脚接地，第4引脚接VCC，第11引脚接VEE，第8引脚输出z，通过电阻R12与第9引脚相接，接乘法器U3的第3引脚，接接混合型分数阶积分电路U10的B引脚，第9引脚接混合型分数阶积分电路 U9的A引脚，第13引脚通过电阻R10接第14引脚，第14引脚通过电阻R13接第9引脚； 

所述乘法器U3的第1引脚接U1的第8脚，第3引脚接U2的第8引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R9接U1第6引脚，第8引脚接VCC； 

所述乘法器U4的第1引脚接U1的第8脚，第3引脚接U1的第7脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R11接U2第13引脚，第8引脚接VCC； 

所述0.4阶积分电路模块U5的A引脚接运算放大器U1的第9引脚，B引脚接接运算放大器U1的第8引脚； 

所述0.4阶积分电路模块U6的A引脚接运算放大器U1的第6引脚，B引脚接接运算放大器U1的第7引脚； 

所述0.4阶积分电路模块U7的A引脚接运算放大器U2的第9引脚，B引脚接接运算放大器U2的第8引脚。