[发明专利]基于混合型分数阶积分电路模块的0.7阶含x方Qi混沌系统电路实现

权利要求书

1.一种混合型分数阶积分电路模块，其特征是在于：电阻Rx与电容Cx并联，形成第一部分，第一部分与电阻Ry串联后再与电容Cy并联，形成第二部分，前两部分与电阻Rz串联后再与电容Cz并联，形成第三部分，前三部分与电阻Rw串联后再与电容Cw并联，形成第四部分，前四部分与电阻Ru串联后再与电容Cu并联，形成第五部分，前五部分与电阻Rv串联后再与电容Cv并联，形成第六部分，输出引脚A接第一部分，输出引脚B接第六部分。 

2.根据权利要求1所述一种混合型分数阶积分电路模块，其特征在于：所述电阻Rx由电位器Rx1和电阻Rx2、Rx3、Rx4、Rx5串联组成，所述电容Cx由电容Cx1、Cx2、Cx3、Cx4并联组成；所述电阻Ry由电位器Ry1和电阻Ry2、Ry3、Ry4、Ry5串联组成，所述电容Cy由电容Cy1、Cy2、Cy3、Cy4，并联组成；所述电阻Rz由电位器Rz1和电阻Rz2、Rz3、Rz4、Rz5串联组成，所述电容Cz由电容Cz1、Cz2、Cz3、Cz4并联组成；所述电阻Rw由电位器Rw1和电阻Rw2、Rw3、Rw4、Rw5串联组成，所述电容Cw由电容Cw1、Cw2、Cw3、Cw4并联组成；所述电阻Ru由电位器Ru1和电阻Ru2、Ru3、Ru4、Ru5串联组成，所述电容Cu由电容Cu1、Cu2、Cu3、Cu4并联组成；所述电阻Rv由电位器Rv1和电阻Rv2、Rv3、Rv4、Rv5串联组成，所述电容Cv由电容Cv1、Cv2、Cv3、Cv4并联组成。 

3.根据权利要求1所述一种混合型分数阶积分电路模块，所述0.7阶积分电路模块，其特征在于：所述电阻Rx＝14.81M，所述电位器Rx1＝0K，所述电阻Rx2＝10M、Rx3＝4.7M、Rx4＝100K、Rx5＝10K，所述电容Cx＝2.488uF，所述电容Cx1＝2.2uF、Cx2＝220nF、Cx3＝68nF、Cx4悬空；所述电阻Ry＝7.844M，所述电位器Ry1＝4K,所述电阻Ry2＝7.5M、Ry3＝220K、Ry4＝100K、Ry5＝20K，所述电容Cy＝0.916uF，所述电容Cy1＝680nF、Cy2＝220nF、Cy3＝10nF、Cy4＝6.8nF；所述电阻Rz＝1.939M，所述电位器Rz1＝1.9K和所述电阻Rz2＝1.5M、Rz3＝430K、Rz4＝5.1K、Rz5＝2K，所述电容Cz＝0.4571uF，所述电容Cz1＝220nF、Cz2＝220nF、Cz3＝10nF、Cz4＝6.8nF；所述电阻Rw＝0.4253M，所述电位器Rw1＝3.3K和所述电阻Rw2＝200K、Rw3＝200K、Rw4＝20K、Rw5＝2K，所述电容Cw＝0.2392uF，所述电容Cw1＝220nF、Cw2＝10nF、Cw3＝6.8nF、Cw4＝2.2nF；所述电阻Ru＝93.33K，所述电位器Ru1＝1.33K和所述电阻Ru2＝51K、Ru3＝20K、Ru4＝20K、Ru5＝2K，所述电容Cu＝140.8nF，所述电容Cu1＝100nF、Cu2＝33nF、Cu3＝6.8nF、Cu4＝1nF；所述电阻Rv＝21.49K，所述电位器Rv1＝0.5K和所述电阻Rv2＝20K、Rv3＝1K、Rv4＝0K、Rv5＝0K，所述电容Cv＝106.8nF，所述电容Cv1＝100nF、Cv2＝6.8nF、Cv3悬空、Cv4悬空。 

4.基于混合型分数阶积分电路模块的0.7阶含x方的Qi混沌系统电路，其特征在于： 

(1)Qi混沌系统i为： 

(2)0.7阶含x方的Qi混沌系统ii为： 

(3)根据0.7阶含x方的Qi混沌系统ii构造模拟电路，利用运算放大器U1、运算放大器U2及电阻和0.7阶积分电路模块U6、0.7阶积分电路模块U7、0.7阶积分电路模块U8构成反相加法器和反相0.7阶积分器，利用乘法器U3、乘法器U4和乘法器U5实现乘法运算，所述运算放大器U1和运算放大器U2采用LF347N，所述乘法器U3、乘法器U4和乘法器U5采用AD633JN； 

所述运算放大器U1连接运算放大器U2、乘法器U3、乘法器U4、乘法器U5和0.7阶积分电路模块U6、0.7阶积分电路模块U7，所述运算放大器U2连接乘法器U3、乘法器U4和0.7阶积分电路模块U8，所述乘法器U3连接运算放大器U1，所述乘法器U4连接运算放大器U1，所述乘法器U5连接运算放大器U2； 

所述运算放大器U1的第1引脚通过电阻R9与U1的第6引脚相接，第2引脚通过电阻R7与第1引脚相接，第3、5、10、12引脚接地，第4引脚接VCC，第11引脚接VEE，第6引脚接混合型分数阶积分电路U7的A引脚，第7引脚接输出y,通过电阻R2与第13引脚相接，通过电阻R8与第6引脚相接，接混合型分数阶积分电路U7的B引脚，接乘法器U3的第1引脚，第8引脚接输出x,通过电阻R4与第9引脚相接，通过电阻R6与第2引脚相接，接乘法器U4的第1引脚，接乘法器U5的第1、3引脚，接混合型分数阶积分电路U6的B引脚，第9引脚接混合型分数阶积分电路U6的A引脚，第13引脚通过电阻R3与第14引脚相接，第14引脚通过电阻R5与第9引脚相接； 

所述运算放大器U2的第1、2、6、7引脚悬空，第3、5、10、12引脚接地，第4引脚接VCC，第11引脚接VEE，第8引脚输出z，通过电阻R14与第9引脚相接，接乘法器U3 的第3引脚，接乘法器U4的第3引脚，接接混合型分数阶积分电路U8的B引脚，第9引脚接混合型分数阶积分电路U8的A引脚，第13引脚通过电阻R12接第14引脚，第14引脚通过电阻R13接第9引脚； 

所述乘法器U3的第1引脚接U1的第7脚，第3引脚接U2的第8引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R1接U1第13引脚，第8引脚接VCC； 

所述乘法器U4的第1引脚接U1的第8脚，第3引脚接U2的第8脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R10接U1第6引脚，第8引脚接VCC； 

所述乘法器U5的第1引脚接U1的第8脚，第3引脚接U1的第7引脚，第2、4、6引脚均接地，第5引脚接VEE，第7引脚通过电阻R11接U2第13引脚，第8引脚接VCC； 

所述0.7阶积分电路模块U6的A引脚接运算放大器U1的第9引脚，B引脚接接运算放大器U1的第8引脚； 

所述0.7阶积分电路模块U7的A引脚接运算放大器U1的第6引脚，B引脚接接运算放大器U1的第7引脚； 

所述0.7阶积分电路模块U8的A引脚接运算放大器U2的第9引脚，B引脚接接运算放大器U2的第8引脚。