[发明专利]一种SoC系统的校验方法

说明书

技术领域

本发明设计数字通信技术领域，尤其是设计一种SoC系统的校验方法。

背景技术

在数据传输系统中，由于通信线路的不稳定，外界环境的干扰，仪器的故障等原因，接收端收到的数据常常会有一定的错误，这些错误的信号如果被正常采用，会产生意想不到的后果，有些时候甚至会造成巨大的损失。因此，引入校验系统非常有必要。SoC系统中常用的校验方式有很多，简单的例如奇偶校验，但对于大量的数据，高精度检错的需求情况下，CRC校验是比较常用的校验方式。CRC校验全称循环冗余校验算法(CyclicRedundancyCheck)，简称为CRC，是一种可以将校验结果反复迭代直至最终结果输出的校验方式。CRC校验算法以具有高性能、简单、易于实现等优点在通讯系统中得到了广泛的应用。

通常情况下，CRC采用的是串行计算方式，即校验数据以bit为单位逐位输入进行校验，每bit进行一次计算，待数据全部计算完成即得到校验结果，但是在SoC资源蓬勃发展的今天，mcu处理能力不断在上升，数据位宽从8位到16位32位不停的发展，同时存储设备也不断的扩大，数据校验所需要进行的计算量也在不断的上升，而SoC系统严格的时序需求，又同时对计算的速度提出了很高的要求。因此，应用于SoC系统的并行CRC校验非常必要。在SoC系统中，还有一种方式是在mcu软件中增加CRC校验的功能，数据在mcu中进行校验，不过这种方法仍有一定的缺点，例如mcu处理资源的消耗、计算能力提升的困难等。现有的SoC校验方式中，奇偶校验过于简单，只能应用于小量数据的校验，而且校验的出错率相对较高，串行CRC校验的准确率有了保证，但是计算效率比较低，如果想要提高只能提高校验模块的时钟频率。

针对以上缺点，本发明设计对于32位并行输入的基于CRC_CCITT的CRC16校验方法，CRC16校验拥有足够高的校验准确率，在没有重复率的情况下，CRC16可以100%检测出奇数个错误bit导致的错误，以及长度小于16的突发性错误，而在长度大于16的突发性错误中，只有新的数值与原数值相差正好可以被CRC_CCITT的16位公式整除才不会被检测到，这个概率非常低。在计算上，本发明采用并行计算方式，可以在一个周期之内，对32位并行输入数据进行校验计算，这无疑对SoC系统中苛刻的时序需求提供了很大程度的支持，是32位mcu系统中非常有用的校验方式。本发明的全部功能由硬件电路实现，相比软件CRC方式，本发明的方式具有更快的速度，更高的稳定性，计算速度可提升的空间也很大，同时，占用的资源也更少。

发明内容

本发明的目的是克服了上述现有技术的缺点，提供了具有更快的速度，更高的稳定性，计算速度可提升的空间也很大，且占用的资源也更少的一种SoC系统的校验方法。

为了实现上述目的，本发明是通过如下的技术方案来实现：一种SoC系统的校验方法，其特征在于，包括以下步骤：

1）单片机mcu通过数据总线将要校验的数据输入到32位数据输入寄存器；

2）CRC并行计算模块从输入寄存器中取出数据；

3）CRC并行计算模块进行基于CRC_CCITT标准的CRC16校验计算；

4）并行计算模块将校验结果输入到校验结果寄存器；

5）校验结果寄存器反馈上一次的计算结果给计算模块进行下一次计算；

6）校验结果寄存器将结果返回给mcu数据总线。。

进一步地，所述CRC16校验计算公式为：CRC_CCITT=X16+X12+X5+1。

采用本发明的一种SoC系统的校验方法，具有如下有益效果：

（1）、本发明设计对于32位并行输入的基于CRC_CCITT的CRC16校验方法，CRC16校验拥有足够高的校验准确率，在没有重复率的情况下，CRC16可以100%检测出奇数个错误bit导致的错误，以及长度小于16的突发性错误，而在长度大于16的突发性错误中，只有新的数值与原数值相差正好可以被CRC_CCITT的16位公式整除才不会被检测到，这个概率非常低。

（2）、在计算上，本发明采用并行计算方式，可以在一个周期之内，对32位并行输入数据进行校验计算，这无疑对SoC系统中苛刻的时序需求提供了很大程度的支持，是32位mcu系统中非常有用的校验方式。