[发明专利]SiGe源漏MOS器件制造方法在审
| 申请号： | 201410619373.7 | 申请日： | 2014-11-05 |
| 公开（公告）号： | CN104362096A | 公开（公告）日： | 2015-02-18 |
| 发明（设计）人： | 周建华 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 王宏婧 |
| 地址： | 201203 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | sige 源漏 mos 器件 制造 方法 | ||
1.一种SiGe源漏MOS器件制造方法，其特征在于包括：
第一步骤：在硅片中形成被浅沟槽隔离隔开的P型阱区和N型阱区，在硅片表面布置栅氧层，在硅表面形成栅极多晶硅，栅极多晶硅顶部存在硬掩模氮化硅图案，而且N型阱区的栅极多晶硅下的硅衬底两侧形成有浅掺杂区；
第二步骤：在硅片表面布置氮化硅层，使得氮化硅层覆盖栅极多晶硅上的硬掩模氮化硅图案；
第三步骤：在氮化硅层上覆盖光阻；
第四步骤：去除N型阱区上的光阻，而留下P型阱区上的光阻；
第五步骤：减薄P型阱区上的光阻，使得P型阱区中的硬掩模氮化硅图案暴露；
第六步骤：在P型阱区上的减薄后的光阻的遮盖下，对硅片进行湿法刻蚀，从而在N型阱区的栅极多晶硅两侧的硅衬底中刻蚀出U型凹槽，并且使得P型阱区和N型阱区的栅极多晶硅上的氮化硅层被减薄；
第七步骤：在U型凹槽锗硅外延工艺以形成PMOS晶体管器件的SiGe源漏级。
2.根据权利要求1所述的SiGe源漏MOS器件制造方法，其特征在于，第六步骤使得P型阱区和N型阱区的栅极多晶硅上的氮化硅层被完全刻蚀掉。
3.根据权利要求1或2所述的SiGe源漏MOS器件制造方法，其特征在于，第六步骤使得P型阱区和N型阱区的栅极多晶硅上的氮化硅层被完全刻蚀掉，并且使得P型阱区10和N型阱区的栅极多晶硅上的硬掩模氮化硅图案被减薄。
4.根据权利要求1或2所述的SiGe源漏MOS器件制造方法，其特征在于，第五步骤中，通过利用Ar离子轰击P型阱区上的光阻来减薄P型阱区上的光阻。
5.根据权利要求1或2所述的改善浅沟槽隔离边缘SiC应力性能的方法，其特征在于，所述方法用于制造CMOS电路。
6.根据权利要求1或2所述的改善浅沟槽隔离边缘SiC应力性能的方法，其特征在于，所述方法用于制造包括输入输出器件的CMOS电路。
7.根据权利要求1或2所述的改善浅沟槽隔离边缘SiC应力性能的方法，其特征在于，N型阱区中最终形成的器件为NMOS晶体管器件。
8.根据权利要求1或2所述的改善浅沟槽隔离边缘SiC应力性能的方法，其特征在于，P型阱区中最终形成的器件可包括输入输出器件和/或NMOS晶体管器件。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201410619373.7/1.html，转载请声明来源钻瓜专利网。
- 上一篇：氧化物薄膜晶体管及其制备方法
- 下一篇：一种手柄可旋转的断路器结构
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
