[发明专利]FPGA配置文件的加载方法和解码器

说明书

技术领域

本发明涉及微电子领域中的集成电路设计技术领域，特别是现场可编程 逻辑门阵列(FieldProgrammableGateArray,FPGA)配置文件的加载方法 和解码器。

背景技术

现有技术中对FPGA配置文件进行加载时，当配置文件的容量较大时，往 往需要花费较长的时间进行配置文件的传输，导致配置文件加载的速率较慢， 从而影响了FPGA芯片的配置速度。

发明内容

本发明的目的是解决现有技术中在进行FPGA配置文件加载时，需要花费 较长的时间进行配置文件的传输，配置文件加载的速率较慢，FPGA芯片的配 置速度慢的问题。

第一方面，本发明实施例提供了一种FPGA配置文件的加载方法，所述方 法包括：

接收压缩指令；

将采用EDA工具进行RTL编码、综合、布局布线生成的第一配置文件的字 符串和预设的第一字典的字符串进行匹配，获取匹配字符串及匹配字符串的 长度值并添加标志位，生成第二配置文件；

将所述第二配置文件加载到FPGA芯片，利用解码器对所述第二配置文件 进行解压缩，以将所述第二配置文件还原成第一配置文件。

优选地，所述将采用EDA工具进行RTL编码、综合、布局布线生成的第一 配置文件的字符串和预设的第一字典的字符串进行匹配，获取匹配字符串及 匹配字符串的长度值并添加标志位，生成第二配置文件具体包括：

接收处理器发送的压缩指令，将所述第一配置文件的字符串和预设的第 一字典的字符串进行匹配；

当所述第一配置文件的第一字符串和所述第一字典的第一字符串匹配 时，获取所述第一字符串；

获取所述第一字符串的第一绝对位移量和所述第一字符串的第一长度， 并给所述第一字符串添加第一标志位，将所述第一标志位，第一绝对位移量 和第一长度，生成第一三元组，并用该第一三元组替换所述第一配置文件的 第一字符串；

对所述第一字典进行更新。

优选地，所述解码器在所述FPGA芯片内；或者，

所述解码器通过扩展接口连接至所述FPGA芯片。

优选地，所述利用解码器对所述第二配置文件进行解压缩具体包括：

接收所述第二配置文件的第一部分，判断所述第一部分是否存在三元组；

当所述三元组存在第一标志位时，确定所述第一部分存在第一三元组， 获取所述第一三元组的第一绝对位移量和第一长度；

根据所述第一三元组的第一绝对位移量和第一长度，获取预设的第二字 典的第一字符串，并将所述第二字典的第一字符串输出。

优选地，所述方法还包括：当所述第一部分不存在三元组时，将所述第 二配置文件的第一部分输出。

优选地，所述方法之后还包括：

对所述第二字典进行更新。

优选地，所述接收压缩指令，将采用EDA工具进行RTL编码、综合、布局 布线生成的第一配置文件进行压缩，生成第二配置文件具体包括：

接收处理器发送的压缩指令，利用LZ77、LZ78、LZSS、LZW算法、所述 LZ77、LZ78、LZSS、LZW的变种算法、基于字典和滑动窗口的算法中的任意一 种对第一配置文件进行压缩，生成第二配置文件。

第二方面，本发明实施例提供了一种解码器，所述解码器应用于FPGA配 置文件的加载，所述解码器包括：输入缓存，输出缓存，第二字典；

输入缓存，用于接收所述第二配置文件的第一部分，判断所述第一部分 是否存在三元组；

当所述三元组存在第一标志位时，确定所述第一部分存在第一三元组， 获取所述第一三元组的第一绝对位移量和第一长度；

根据所述第一三元组的第一绝对位移量和第一长度，获取预设的第二字 典的第一字符串，并将所述第二字典的第一字符串输出至输出缓存。

优选地，所述输入缓存还用于，当所述第一部分不存在三元组时，将所 述第二配置文件的第一部分输出至输出缓存。

优选地，所述输入缓存还用于，对所述第二字典进行更新。