[发明专利]半导体测试治具

权利要求书

1.一种半导体测试治具，其特征在于，包括：

基底，所述基底包括≥2个的测试区域；

位于基底的每个测试区域上的至少一排测试针头，每个测试针头包括第一测试针，所述第一测试针包括第一本体、位于第一本体一端的第一测试端以及位于第一本体另一端的第一连接端；覆盖所述第一测试针的第一本体表面的绝缘层；位于绝缘层表面环绕所述第一测试针的第二测试针，第二测试针与第一测试针同轴，第二测试针包括第二本体、位于第二本体一端的第二测试端以及位于第二本体另一端的第二连接端，所述第二测试端表面与第一测试端表面齐平；

其中，所述测试针头通过半导体集成工艺制作，包括方案a，方案b和方案c：

方案a，通过半导体集成工艺制作测试针头的过程包括：在所述基底上形成第一金属层；刻蚀所述第一金属层，在所述基底的每个测试区域上形成至少一排第一测试针；形成覆盖每个第一测试针侧壁和顶部表面的绝缘薄膜层；无掩膜刻蚀工艺刻蚀所述绝缘薄膜层在第一测试针的侧壁形成绝缘层；形成覆盖所述绝缘层和第一测试针顶部表面的第二金属层；无掩膜刻蚀所述第二金属层，在绝缘层表面形成第二测试针；

方案b，通过半导体集成工艺制作测试针头的过程包括：在所述基底上形成牺牲层，所述基底的每个测试区域上的牺牲层中具有暴露出基底表面的至少一排通孔；在所述通孔中填充满金属，在基底的每个测试区域上形成至少一排第一测试针；去除所述牺牲层；形成覆盖每个第一测试针侧壁和顶部表面的绝缘薄膜层；无掩膜刻蚀工艺刻蚀所述绝缘薄膜层在第一测试针的侧壁形成绝缘层；形成覆盖所述绝缘层和第一测试针顶部表面的第二金属层；无掩膜刻蚀所述第二金属层，在绝缘层表面形成第二测试针；

方案c，通过半导体集成工艺制作测试针头的过程包括：所述第一测试针、绝缘层、第二测试针和介质层的形成过程为：在所述基底上形成介质层，所述基底的每个测试区域上的介质层中形成有至少一排第一通孔和环绕每个第一通孔的环形通孔，第一通孔和环形通孔之间通过部分介质层隔离；在第一通孔中填充金属形成第一测试针，在环形通孔中填充金属形成第二测试针，第一测试针和第二测试针之间部分介质层作为绝缘层。

2.如权利要求1所述的半导体测试治具，其特征在于，每个测试区域上的若干测试针头对一个待测试封装结构中的若干被测试端子进行测试。

3.如权利要求1所述的半导体测试治具，其特征在于，所述测试区域的数量≥2个，每个测试区域中，测试针头的排数≥1排，每一排中测试针头的数量≥2个。

4.如权利要求1所述的半导体测试治具，其特征在于，所述第一测试针的直径为500纳米～500微米，绝缘层的宽度为80纳米～400微米，第二测试针的宽度为60纳米～300微米。

5.如权利要求4所述的半导体测试治具，其特征在于，所述绝缘层的材料为氧化硅、氮化硅、氮氧化硅、氮碳化硅或树脂。

6.如权利要求1所述的半导体测试治具，其特征在于，所述基底内形成有若干信号传输电路，所述信号传输电路适于在进行电学性能测试时向测试针头传递测试信号，并将测试时测试针头获得的电信号输出，每个信号传输电路与对应的测试区域中的测试针头电连接，每个信号传输电路包括若干第一输入端、第一输出端、第二输入端和第二输出端，每个第一输出端与第一测试针的第一连接端电连接，每个第二输出端与第二测试针的第二连接端电连接，所述第一输入端和第二输入端分别与外部的测试电路电连接。

7.如权利要求1所述的半导体测试治具，其特征在于，还包括：位于基底上的介质层，所述介质层填充相邻测试针头之间的空间且覆盖测试针头的部分或全部侧壁表面。

8.如权利要求7所述的半导体测试治具，其特征在于，所述介质层覆盖所述测试针头的全部侧壁表面时，所述介质层的表面与测试针头的顶部表面齐平，还包括：位于介质层和测试针头上的过渡板，所述过渡板中具有若干与测试针头顶部表面电接触的金属块。

9.如权利要求7所述的半导体测试治具，其特征在于，所述介质层的材料为氧化硅、氮化硅、氮氧化硅、氮碳化硅或树脂。