[发明专利]定时调整电路和半导体集成电路装置

说明书

一种定时调整电路包括电压控制延迟线、相位检测器、控制电压生成电路以及启动电路。该电压控制延迟线接收输入时钟信号以及生成多相时钟，多相时钟中的每个时钟的延迟量根据控制电压而变化。该相位检测器对第一时钟与第二时钟之间的相位差进行检测，第一时钟是参考时钟，第二时钟是从电压控制延迟线生成的。该控制电压生成电路基于所检测到的相位差生成控制电压。该启动电路在激活后工作一定时间段，以及使控制电压在第一电压与第二电压之间连续地变化。

技术领域

本文中所讨论的实施方式涉及定时调整电路和半导体集成电路装置。

背景技术

近年来，用于计算机和其他信息处理装置的半导体存储器(例如，DRAM：动态随机存取存储器)、处理器等的性能有了显著改进。因此，优选的是在安装在电路板上的芯片之间以及芯片内的多个元件和电路块之间正确且迅速地实施信号传输。

鉴于此，例如，存在一种已知的技术，其中：将定时调整电路(例如，DLL电路：延迟锁相环电路)设置在接收侧；通过延迟通过DLL电路的输入时钟信号而生成多相时钟；以及以适当的定时读取(确定)数据。

另一方面，还存在一种已知的、在诸如计算机总线的高速接口处使串行数据和并行数据互换的SerDes(串行器/解串器)，并且DLL电路也被用在SerDes中。

例如，DLL电路具有多个级联的延迟单元以控制来自第一延迟单元(0度)的信号与来自第一延迟单元的后级的第二延迟单元(360度)的信号之间的相位差变为0。

然后，DLL电路使用来自第一延迟单元与第二延迟单元之间的延迟单元的信号生成多个具有不同相位(多相时钟)的信号。应注意，DLL电路(定时调整电路)不仅被用在SerDes中，而且被广泛用在各种电子电路(半导体集成电路装置)中。

如上所述，例如，具有多个级联的延迟单元的DLL电路被用在诸如SerDes的各种电子电路中。使用这种采用DLL电路的电子电路，存在下述的可能性：例如，DLL电路中的相位频率检测器(PFD：相位检测器)在通过电源应用启动时出现故障。

换句话说，当DLL电路的输入信号(输入时钟信号)的频率变得较高时，PFD的可操作范围变窄，因此，例如，PFD在启动时出现故障，这可能使得难以生成定时调整的输出信号。

在这方面，已经提出了各种定时调整电路。

专利文献1：日本公开特许公报No.2010-114873

专利文献2：日本公开特许公报No.2006-025131

专利文献3：日本公开特许公报No.2011-055482

非专利文献1：Kwon,Jae-Wook等人的“A 3.0Gb/s clock data recoverycircuits based on digital DLL for clock-embedded display interface，”欧洲固态电路会议(ESSCIRC)，2012Proceedings of the，IEEE，2012年9月。

因此，本实施方式一方面的目的是提供一种即使当输入时钟信号的频率高时仍正常工作而不发生故障的定时调整电路。

发明内容

根据实施方式的一方面，提供了一种包括电压控制延迟线、相位检测器、控制电压生成电路以及启动电路的定时调整电路。

电压控制延迟线接收输入时钟信号以及生成多相时钟，多相时钟中的每个时钟的延迟量根据控制电压而变化。相位检测器对第一时钟与第二时钟之间的相位差进行检测，第一时钟是参考时钟，第二时钟是从电压控制延迟线生成的。

控制电压生成电路基于所检测到的相位差生成控制电压。启动电路在激活后工作一定时间段，以及使控制电压在第一电压与第二电压之间连续地变化。