[发明专利]一种GOA单元及驱动方法，GOA电路和显示装置

说明书

技术领域

本发明涉及显示器制造领域，尤其涉及一种GOA单元及驱动方法，GOA电路和显示装置。

背景技术

近些年来显示器的发展呈现出了高集成度，低成本的发展趋势。其中一项非常重要的技术就是GOA(英文：Gate Driver on Array，中文：阵列基板行驱动)的技术量产化的实现。利用GOA技术将栅极开关电路集成在显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分，以从材料成本和制作工艺两方面降低产品成本。这种利用GOA技术集成在阵列基板上的栅极开关电路也称为GOA电路或移位寄存器电路。

GOA电路包括若干个GOA单元，每个GOA单元包含若干TFT(英文：Thin Film Transistor，中文：薄膜晶体管，简称：晶体管)，其中，每一GOA单元对应一条栅线，具体的每一GOA单元的输出端连接一条栅线；由于GOA电路需要大规模的集成电路(英文：integrated circuit，简称：IC)实现，因此如何在保证GOA性能的同时控制IC的使用量成为GOA电路的发展方向。

发明内容

本发明的实施例提供一种GOA单元及驱动方法，GOA电路和显示装置，能够在保证GOA性能的同时减少IC的使用量，从而降低了生产成本。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，提供一种GOA单元，包括第一节点控制单元，第二节点控制单元和输出单元；

其中，所述第一节点控制单元连接第一输入端、第二输入端、第一电平端、第二电平端、第一节点、第二节点和第四电平端，用于在第一输入端的信号控制下将第一节点的电平与所述第一电平端的信号拉齐；或者，在所述第二输入端的信号控制下将所述第一节点的电平与所述第二电平端的信号拉齐；或者在所述第二节点的控制下将所述第一节点的电平与所述第四电平端的信号拉齐；

所述第二节点控制单元连接所述第一电平端、所述第二电平端、第三电平端、所述第四电平端、第二时钟信号端、第三时钟信号端，所述第一节点和所述第二节点，用于在所述第一电平端、所述第二电平端、所述第二时钟信号端和第三时钟信号端的控制下将所述第二节点的电压与所述第三电平端的信号拉齐；或者在所述第一节点的控制下将所述第二节点的电压与所述第四电平端拉齐；

所述输出单元连接输出端、第一时钟信号端、所述第一节点，所述第二节点和所述第四电平端，用于在所述第一节点的控制下将所述第一时钟信号端的信号在所述输出端输出；或者在所述第二节点的控制下将所述输出端的电平与所述第四电平端拉齐。

可选的，所述第一节点控制单元包括：

第一晶体管，所述第一晶体管的栅极连接所述第一输入端，所述第一晶体管的源极连接所述第一电平端，所述第一晶体管的漏极连接所述第一节点，用于在所述第一输入端的信号控制下将所述第一节点的电压与所述第一电平端拉齐；

第二晶体管，所述第二晶体管的栅极连接所述第二输入端，所述第二晶体管的源极连接所述第二电平端，所述第二晶体管的漏极连接所述第一节点，用于在所述第二输入端的信号控制下将所述第一节点的电压与所述第二电平端拉齐；

第六晶体管，所述第六晶体管的栅极连接所述第二节点，所述第六晶体管的源极连接所述第一节点，所述第六晶体管的漏极连接所述第四电平端，用于在所述第二节点的信号控制下将所述第一节点的电压与所述第四电平端拉齐。

可选的，所述输出单元包括：

第三晶体管，所述第三晶体管的栅极连接所述第一节点，所述第三晶体管的源极连接所述第一时钟信号端，所述第二晶体管的漏极连接输出端，用于在所述第一节点的控制下在所述输出端输出所述第一时钟信号端的信号；

第四晶体管，所述第四晶体管的栅极连接所述第二节点，所述第四晶体管的源极连接所述输出端，所述第四晶体管的漏极连接所述第四电平端，用于在所述第二节点的信号控制下将所述输出端的电压与所述第四电平端拉齐。

可选的，所述输出单元还包括：

第二电容，所述第二电容的第一极连接所述第一节点，所述第二电容的第二极连接所述输出端，用于存储所述第一节点的电压。

可选的，所述第二节点控制单元包括：

第五晶体管，所述第五晶体管的栅极连接所述第一节点，所述第五晶体管的源极连接所述第二节点，所述第五晶体管的漏极连接所述第四电平端，用于在所述第一节点的信号的控制下将所述第二节点的电压与所述第四电平端拉齐；

第七晶体管，所述第七晶体管的栅极连接所述第二时钟信号端，所述第七晶体管的源极连接所述第一电平端；