[发明专利]晶体管的形成方法

说明书

一种晶体管的形成方法，包括：提供的衬底包括基底、位于基底表面的鳍部、以及位于基底表面的隔离层，所述隔离层覆盖部分鳍部的侧壁表面，且所述隔离层的表面低于所述鳍部的顶部表面；形成栅极层、掩膜层和保护层，所述栅极层横跨在所述鳍部上，且所述栅极层位于部分隔离层表面、以及鳍部的侧壁和顶部表面，所述掩膜层位于所述栅极层的顶部表面，所述栅极层包括第一侧壁和第二侧壁，所述第一侧壁平行于所述鳍部的长度方向，所述第二侧壁垂直于所述鳍部的长度方向，所述保护层位于所述第一侧壁靠近顶部的部分表面；在所述保护层表面以及栅极层的侧壁形成侧墙；在所述侧墙和栅极层两侧的鳍部内形成应力层。所形成的晶体管形貌良好、性能改善。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种晶体管的形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件正朝着更高的元件密度以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，晶体管的栅极尺寸变得比以往更短。然而，晶体管的栅极尺寸变短会使晶体管产生短沟道效应，进而产生漏电流，最终影响半导体器件的电学性能。目前，现有技术主要通过提高载流子迁移率来提高半导体器件性能。当载流子的迁移率提高，晶体管的驱动电流提高，则晶体管中的漏电流减少，而提高载流子迁移率的一个关键要素是提高晶体管沟道区中的应力，因此提高晶体管沟道区的应力可以极大地提高晶体管的性能。

现有技术提高晶体管沟道区应力的一种方法为：在晶体管的源区和漏区形成应力层。其中，PMOS晶体管的应力层材料为硅锗(SiGe)，由于硅锗和硅具有相同的晶格结构，即“金刚石”结构，而且在室温下，硅锗的晶格常数大于硅的晶格常数，因此硅和硅锗之间存在晶格失配，使应力层能够向沟道区提供压应力，从而提高PMOS晶体管沟道区的载流子迁移率性能。相应地，NMOS晶体管的应力层材料为碳化硅(SiC)，由于在室温下，碳化硅的晶格常数小于硅的晶格常数，因此硅和碳化硅之间存在晶格失配，能够向沟道区提供拉应力，从而提高NMOS晶体管的性能。

然而，对于现有的在源区和漏区形成有应力层的晶体管，所形成的晶体管形貌不良、性能不稳定。

发明内容

本发明解决的问题是提供一种晶体管的形成方法，所形成的晶体管形貌良好、性能改善。

为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供衬底，所述衬底包括基底、位于基底表面的鳍部、以及位于基底表面的隔离层，所述隔离层覆盖部分鳍部的侧壁表面，且所述隔离层的表面低于所述鳍部的顶部表面；形成栅极层、掩膜层和保护层，所述栅极层横跨在所述鳍部上，且所述栅极层位于部分隔离层表面、以及鳍部的侧壁和顶部表面，所述掩膜层位于所述栅极层的顶部表面，所述栅极层包括第一侧壁和第二侧壁，所述第一侧壁平行于所述鳍部的长度方向，所述第二侧壁垂直于所述鳍部的长度方向，所述保护层位于所述第一侧壁靠近顶部的部分表面；在所述保护层表面以及栅极层的侧壁形成侧墙；在所述侧墙和栅极层两侧的鳍部内形成应力层。

可选的，还包括：所述保护层完全覆盖所述栅极层的第一侧壁表面。

可选的，所述栅极层和保护层的形成方法包括：在隔离层和鳍部表面形成栅极膜；在所述栅极膜表面形成初始掩膜层，所述鳍部投影于基底表面的图形在所述初始掩膜层投影于基底表面图形的范围内；以所述初始掩膜层为掩膜，刻蚀所述栅极膜直至暴露出隔离层表面为止，形成初始栅极层；对所述初始栅极层的侧壁进行减薄，使所述初始栅极层的侧壁相对于初始掩膜层的侧壁凹陷；在对所述初始栅极层的侧壁进行减薄之后，在所述初始栅极层的侧壁表面形成保护层；在形成所述保护层之后，对所述初始掩膜层和初始栅极层进行刻蚀，直至暴露出部分鳍部的顶部和侧壁表面、以及隔离层表面为止，形成所述栅极层和掩膜层。

可选的，形成所述保护层的工艺包括：在所述隔离层表面、初始栅极层的侧壁表面以及初始掩膜层表面形成保护膜；回刻蚀所述保护膜直至暴露出所述初始掩膜层的顶部表面以及隔离层表面为止，形成所述保护层。