[发明专利]铜互连线间空气隙的形成方法

说明书

技术领域

本发明涉及半导体技术领域，具体涉及一种铜互连线间空气隙的形成方法。

背景技术

随着电子信息技术的迅速发展，消费类电子产品的更新换代日趋频繁，推动着集成电路制造技术快速发展。随着集成电路关键尺寸不断缩小，技术问题层出不穷。其中，铜互连线的RC延迟已逐渐成为整个芯片RC延迟的重要组成部分之一，而无法被忽略。

业界普遍采用更低介电常数(Low-k)介质来降低铜互连线的RC延迟。在90nm至65nm技术代，业界一般使用介电常数在2.6～3.0的SiOCH介质，如AMAT公司的BD1和LAM公司的CORAL，它们都可采用CVD技术沉积，便于工艺集成。进入45nm技术代，业界一般采用多孔型SiOCH进一步降低k值，如AMAT公司的BD2，介电常数可达2.4～2.7；也有采用C、H有机介质，如旋涂法的Dow Chemical公司的SILK，介电常数在2.2～2.6。进入28nm以下技术代，业界需要考虑采用介电常数为2.0～2.2的ULK介质，如AMAT公司的BD3。尽管现有技术的超低介电常数介质已经将k值降至2.0附近，仍无法满足金属线宽进一步缩小的技术要求，业界开始考虑介电常数为1的空气作为互连介质，即空气隙，且该技术可能在10nm及以下技术代得到应用。

铜/空气隙的集成方案有两种主流：一是采用特殊材料(条件分解)作为互连层介质完成整个工艺流程，然后对特殊材料施加一个特定条件(如400℃高温)使其发生分解，变成气态物质被释放出，最终形成空气隙。二是采用常规材料(如SiO2、Low-k)作为互连层牺牲介质，在完成当前层金属化后，刻蚀掉牺牲介质，沉积一层填充能力差的介质，形成空气隙。这些技术都能满足关键尺寸进一步缩小的要求，前者在特殊材料释放过程中存在技术风险；后者与现有铜互连工艺兼容，更容易实现量产，但是成本较高。此外，还有一类非主流的铜/空气隙形成方法，即铜优先(Cu-first)集成方案，类似封装技术中的布线方法。

请参阅图1，为现有的空气隙的形成方法的流程示意图，其包括：

步骤L01：在硅片表面依次沉积一层阻挡层和籽晶层；

步骤L02：在籽晶层表面涂覆光刻胶，经光刻工艺图案化光刻胶，以暴露出部分籽晶层；

步骤L03：在图案化的光刻胶中且在暴露的部分籽晶层表面进行铜电镀，形成铜互连线；

步骤L04：去除光刻胶，并湿法刻蚀去除掉籽晶层和阻挡层；

步骤L05：在铜互连线上沉积一层填充能力差的介质层，从而在铜互连线间形成空气隙。

Cu-first空气隙集成方案省去了高工艺成本的化学机械抛光(CMP)工艺，有利于控制产品应用成本。但由于铜籽晶层无法被干法刻蚀，在该工艺中籽晶层和阻挡层的刻蚀工艺一般采用湿法刻蚀工艺，这会腐蚀铜互连线的侧壁，引起铜互连线的关键尺寸难以控制，此外，还容易造成铜线底部的过刻蚀问题(Undercut)，引起铜线倾斜或倒塌。该集成方案很难实现极小关键尺寸的空气隙工艺。

发明内容

为了克服以上问题，本发明提出了一种极小关键尺寸铜互连线中空气隙的形成方法，从而满足关键尺寸进一步缩小的工艺集成要求。

为了达到上述目的，本发明提供了一种铜互连线间空气隙的形成方法，其包括：

步骤01：提供一半导体器件衬底；

步骤02：在所述半导体器件衬底表面沉积可干法刻蚀的籽晶层；

步骤03：在所述籽晶层表面沉积非晶碳硬掩膜层；

步骤04：图案化所述非晶碳硬掩膜层，暴露出部分籽晶层表面；

步骤05：在所述暴露的籽晶层表面上且在所述非晶碳硬掩膜层中进行铜电镀，形成铜互连线；

步骤06：采用干法刻蚀去除所述非晶碳硬掩膜层，并干法刻蚀掉所述非晶碳硬掩膜层区域下方的所述籽晶层；

步骤07：在所述铜互连线上沉积介质层，从而在所述铜互连线间形成空气隙。

优选地，所述图案化后的所述非晶碳硬掩膜层的厚度大于或等于所述铜互连线的目标厚度。

优选地，所述步骤02中，还包括：在沉积所述籽晶层之前，首先在半导体器件衬底表面沉积一层阻挡层；

所述步骤06中，还包括：刻蚀掉所述图案化的非晶碳硬掩膜层区域下方的所述阻挡层。

优选地，所述籽晶层为金属Co或Ru；所述阻挡层为TaN。

优选地，所述步骤06中，采用Cl₂/BCl₃气体干法刻蚀所述Co或Ru。