[发明专利]一种超低介电常数薄膜的制作方法

说明书

本发明公开了一种超低介电常数薄膜的制作方法，通过先对沉积形成的低介电常数薄膜进行刻蚀，形成所需的图形结构(此时的介质薄膜孔隙率较低，有足够的机械强度支撑硬掩膜引入的高应力)，然后再进行碳注入和紫外照射，以恢复介质薄膜中的孔径和孔隙率，进一步形成超低介电常数薄膜，既能避免介质薄膜倒线的现象，又能使介质薄膜的有效介电常数(K值)保持最小，且可与现有业界工艺相兼容。

技术领域

本发明涉及半导体集成电路领域，更具体地，涉及一种超低介电常数薄膜的制作方法。

背景技术

在半导体集成电路工业中，高性能的集成电路芯片需要尽可能低的连线电容电阻信号延迟和信号串扰，为此，需要低电阻率的铜金属线以及连线的层间，及线间填充低介电常数(Low-k)材料来达到降低寄生电容，从而达到提高器件的目的。低介电常数材料的介电常数k值一般为2.7～2.9。近十年来，半导体工业界对超低介电常数(ULK)材料的研究日益增多，超低介电常数材料的介电常数k值要求小于2.7。在集成电路工艺中，超低介电常数材料必须满足诸多条件，例如：足够的机械强度以支撑多层连线的架构，高杨氏系数，高击穿电压，低漏电，高热稳定性，良好的粘合强度，低吸水性，低薄膜应力，高平坦化能力，低热张系数以及化学机械抛光工艺的兼容性等。

掺杂碳和微孔均是降低k值的有效手段，目前32nm以下技术，普遍采用的超低介电常数介质材料是掺碳的多孔氧化硅薄膜，其通过形成Si-C键来增大原子间距或氧化硅的“自由空间”，从而降低氧化硅薄膜的密度。其中，掺杂碳的二氧化硅介电常数与密度呈线性关系，密度的降低有利于k值的降低；微孔材料的介电常数与材料密度和孔隙率都有关，孔隙率越高k值越小。

然而，伴着介质材料介电常数不断降低的要求，介质材料的孔隙率和含碳量不断增加，结构变得越来越疏松。在后续干法刻蚀工艺过程中，当刻蚀完成后，由于线宽太小，在介质材料之上的硬掩膜(Hard mask，HM)例如TiN硬掩膜高应力的作用下，极易出现介质薄膜倒线(坍塌)的现象。

因此，鉴于以上原因，急需开发一种新的超低介电常数薄膜的制作方法，以解决上述问题。

发明内容

本发明的目的在于克服现有技术存在的上述缺陷，提供一种超低介电常数薄膜的制作方法，能够在避免介质薄膜倒线的同时，又使介质薄膜具有较低的介电常数。

为实现上述目的，本发明的技术方案如下：

一种超低介电常数薄膜的制作方法，包括：

步骤一：提供一半导体衬底，在所述半导体衬底上沉积一低介电常数薄膜，所述低介电常数薄膜的介电常数为2.7～2.9；

步骤二：在所述低介电常数薄膜上沉积硬掩膜，并刻蚀形成所需的图形结构，之后去除硬掩膜；

步骤三：对具有图形结构的所述低介电常数薄膜进行碳的注入，以降低其密度；

步骤四：对具有图形结构的所述低介电常数薄膜进行紫外照射处理，以形成介电常数小于2.7的超低介电常数薄膜。

优选地，步骤一中，所述低介电常数薄膜通过等离子增强化学气相沉积而成。

优选地，所述等离子增强化学气相沉积时的反应气体为八甲基环四硅氧烷和氧气。

优选地，所述等离子增强化学气相沉积时的腔体温度为360～470℃，反应直流功率为360～590瓦。

优选地，步骤三中，采用离子注入技术对所述低介电常数薄膜进行碳的注入。

优选地，所述碳的离子注入能量为5～20KeV，剂量为1E12～1E13/cm²。

优选地，步骤四中，所述紫外照射处理时的照射温度为390～490度，照射时间为12～22秒。