[发明专利]高性能测试向量生成方法及生成器

说明书

技术领域

本发明涉及测试码(即测试向量)生成技术，尤其涉及一种高性能测试向量生成方法及生成器。

背景技术

集成电路(IC，Integrated Circuit)产业是国民经济和社会发展基础性、先导性产业，是培育战略性新兴产业、推动信息化与工业化深度融合的核心与基础，是转变经济发展方式、调整产业结构、保障国家信息安全的重要支撑。目前，我国集成电路产业与世界发达国家之间仍存在不小差距，近几年虽已取得长足发展，形成了设计业、制造业、封装业、测试业相互支持、共同发展的局面。但是，对于刚刚提速的国内半导体产业来说，其测试能力相对于IC设计、制造、封装，是薄弱的一环。众所周知，集成电路内建自测试(BIST，Built-In Self-Test)环节是大规模、超大规模以及SOC(System on a Chip)、SOPC(System On Programmable Chip)芯片设计的必要组成部分，作为测试环节最重要的部件——测试向量生成器(TPG，Test Pattern Generator)目前主要采用线性移位寄存器技术。由于涉及故障覆盖率、功耗、硬件开销以及码位扩展等问题，测试向量生成技术一直都是业界研究热点。本发明相对于现有技术来说，其电路简单，功耗低，硬件开销小且易于码位扩展；其生成的码全状态，跳变低，故障覆盖率高，是BIST技术实用化不可多得的一款TPG。

本发明由国家自然基金项目“低相关区m子序列理论与构造研究”(61372094)、“基于m序列的非线性m子序列研究”(61071001)资助。

发明内容

针对现有技术中的缺陷，本发明的目的是提供一种高性能测试向量生成方法及生成器。

根据本发明提供的一种高性能测试向量生成器，包括码生成模块以及进位链模块；

码生成模块含有：码输出端Q₁...Q_n，级进位输出端c_o1...c_o(k-1)，输入端c_i1...c_ik，时钟端clk；

进位链模块含有：输出端y₁...y_k-1，输入端x₁...x_k-1；

码生成模块级进位输出c_o1...c_o(k-1)依次与进位链模块输入端x₁...x_k-1连接，码生成模块输入端c_i2...c_ik依次与进位链模块输出y₁...y_k-1连接，c_i1接高电平+Vcc；码生成模块时钟端clk作为高性能测试向量生成器的时钟端，码生成模块码输出端Q₁...Q_n作为高性能测试向量生成器的码输出端；

n表示测试码位数，k表示码单元级数；

码生成模块包括k级码单元，其中，各级码单元时钟端clk_u，u＝1，2，...，k-1，k，连接在一起，构成码生成模块时钟端clk，下标u表示第u级；各级码单元状态输出端按序构成码生成模块码输出端Q₁...Q_n；除最高级码单元外，其它各级码单元进位输出端c_o按序构成码生成模块级进位输出端c_o1...c_o(k-1)；各级码单元输入端c_i按序构成码生成模块输入端c_i1...c_ik。

优选地，所述k级码单元含有作为码单元的双码单元；双码单元包括：双码单元触发器电路、双码单元状态转换控制电路以及双码单元进位输出电路；