[发明专利]自对准接触制造方法有效
| 申请号: | 201410585105.8 | 申请日: | 2014-10-27 |
| 公开(公告)号: | CN105632906B | 公开(公告)日: | 2019-10-29 |
| 发明(设计)人: | 秦长亮;殷华湘;李俊峰;赵超 | 申请(专利权)人: | 中国科学院微电子研究所 |
| 主分类号: | H01L21/28 | 分类号: | H01L21/28 |
| 代理公司: | 北京蓝智辉煌知识产权代理事务所(普通合伙) 11345 | 代理人: | 陈红 |
| 地址: | 100029 *** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 对准 接触 制造 方法 | ||
1.一种自对准接触制造方法,包括:
在衬底上的层间介质层中形成多个金属栅极以及每个金属栅极两侧的栅极侧墙,栅极侧墙的宽度大于等于金属栅极宽度与源漏区宽度之差的一半;
自对准刻蚀,完全去除层间介质层,露出栅极侧墙和源漏极区域;
形成接触金属层,覆盖衬底的源漏极区域和金属栅极顶部、以及栅极侧墙侧壁,直接接触相邻金属栅极的栅极侧墙;以及
平坦化接触金属层,直至暴露栅极侧墙顶部。
2.如权利要求1所述的方法,其中,形成金属栅极的步骤进一步包括:在衬底上形成假栅极堆叠;在假栅极堆叠两侧形成栅极侧墙;在栅极侧墙两侧的衬底中和/或上形成源漏区;在衬底上形成覆盖了假栅极堆叠的第一层间介质层;平坦化层间介质层直至暴露假栅极堆叠;选择性刻蚀去除假栅极堆叠,在第一层间介质层中留下栅极开口;在栅极开口中形成栅极介质层和金属栅极。
3.如权利要求1所述的方法,其中,金属栅极和/或接触金属层材质包括W单质、或W合金。
4.如权利要求3所述的方法,其中,金属栅极和/或接触接触层材质除了w、W合金之外,还进一步包括调节功函数的材料,选自Ti、TiN、Ta、TaN、TiAI、TiC、TiAIC的任一种及其组合。
5.如权利要求1所述的方法,其中,层间介质层为氧化硅或低k材料。
6.如权利要求1所述的方法,其中,栅极侧墙致密性大于层间介质层。
7.如权利要求1所述的方法,其中,栅极侧墙材料为氮化硅。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410585105.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体结构形成方法
- 下一篇:低温多晶硅薄膜晶体管单元及其制作方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





