[发明专利]具有分层位线结构的阻变存储装置

说明书

一种阻变存储装置包括：多个位线、多个局部位线以及多个全局位线。多个位线与多个存储单元电耦接。多个局部位线在行方向上延伸，并且与多个位线中的一个或更多个电耦接。多个全局位线在列方向上延伸，并且与多个局部位线中的一个或更多个电耦接。

相关申请的交叉引用

本申请要求2014年3月28日向韩国知识产权局提交的申请号为10-2014-0036731的韩国专利申请的优先权，其如全文所阐述的全部内容通过引用合并于此。

技术领域

各种实施例总体而言涉及一种阻变存储装置，且更具体而言，涉及一种具有分层位线结构的阻变存储装置。

背景技术

半导体存储装置是一种通过与控制器或主机执行数据通信来储存和输出数据的电子装置，并且作为数据储存器件的具有电容器的动态随机存储器(DRAM)是一般的半导体存储装置。DRAM具有当至DRAM的电源切断时由于电容器中的泄漏电流而丢失储存的数据的缺点。为了补救DRAM的缺点，提供了一种即使至快闪存储装置的电源切断也能够使用浮栅保持数据的快闪存储装置。然而，快闪存储装置具有数据储存的速度和数据输出的速度慢的弱点，并且快闪存储装置不支持随机存取。

为了弥补DRAM和快闪存储装置的缺点，提供了下一代存储装置，其为非易失性的且具有快的数据储存和数据输出速度。下一代存储装置的实例为相变随机存取存储器(PCRAM)、阻变随机存取存储器(ReRAM)、磁性随机存取存储器(MRAM)、铁磁随机存取存储器(FeRAM)、以及自旋转移力矩存储器(STTRAM)。下一代存储装置具有即使至存储装置的电源切断也能够保持数据的存储单元。

发明内容

在本发明的一个实施例中，一种阻变存储装置可以包括包含有多个存储单元的存储块。阻变存储装置还可以包括多个位线，其与多个存储单元电耦接，并且在列方向上延伸。另外，阻变存储装置还可以包括多个局部位线，其在行方向上延伸，并且与多个位线中的一个或更多个电耦接。此外，阻变存储装置还可以包括多个全局位线，其在列方向上延伸，并且与多个局部位线中的一个或更多个电耦接。阻变存储装置还可以包括数据输入/输出电路，其适于将数据传送至多个全局位线，或者接收通过多个全局位线传送的数据。

在本发明的一个实施例中，一种阻变存储装置可以包括包含有多个存储单元的存储块。阻变存储装置可以包括多个位线，其与多个存储单元电耦接，并且在列方向上延伸。此外，阻变存储装置可以包括多个局部位线，其在行方向上延伸。另外，阻变存储装置可以包括解码切换部件，其适于根据局部选择线和全局选择线将多个位线中的一个或更多个与多个局部位线电耦接。

在本发明的一个实施例中，一种阻变存储装置可以包括多个位线，其与一个或更多个存储单元电耦接，并且配置成在列方向上延伸。阻变存储装置还可以包括多个局部位线，其与多个位线中的一个或更多个电耦接，并且配置成在行方向上延伸。另外，阻变存储装置可以包括多个全局位线，其与多个局部位线中的一个或更多个电耦接，并且配置成在列方向上延伸。此外，阻变存储装置可以包括数据输入/输出电路，其配置成将数据传送至多个全局位线以及从多个全局位线接收数据。

附图说明

图1是图示表示根据一个实施例的阻变存储装置的示意图，

图2是图示表示图1中所示的阻变存储装置的详细图，

图3是图示表示图2中所示的第一局部切换器的示意图，

图4是图示表示根据一个实施例的阻变存储装置的示意图，

图5是图示表示图4中所示的阻变存储装置的详细图，

图6是图示表示根据一个实施例的阻变存储装置的示意图，以及

图7是包括根据本发明的一个实施例的快闪存储器件的计算系统的示意性框图。

具体实施方式