[发明专利]一种加载信号调理电路的多道脉冲幅度分析器

权利要求书

1.一种加载信号调理电路的多道脉冲幅度分析器，其特征在于：包括探测器、信号调理电路、单端转差分电路、高速ADC、差分时钟电路、FPGA、低电压差分数据接口、数据处理终端；

所述探测器、信号调理电路、单端转差分电路、高速ADC、FPGA和数据处理终端依次相连，所述高速ADC还与差分时钟电路相连；所述FPGA还与低电压差分数据接口相连；

所述FPGA内部设有数据缓冲模块、数字核脉冲处理模块、S形加减速模块、数字积分插补模块、梯形加减速模块，数据缓冲模块、数字核脉冲处理模块、数字积分插补模块、梯形加减速模块依次相连，所述数字积分插补模块还与S形加减速模块相连接；

所述探测器输出的核脉冲信号经过信号调理电路进行调理后，经过单端转差分电路，由采样率为65MHz的高速ADC经由FPGA的控制下进行模数转换，将核脉冲转换为数字信号，转换为数字信号的核脉冲信号经过FPGA内部的数字核脉冲处理模块、S形加减速模块、数字积分插补模块、梯形加减速模块的依次处理后发送到数据处理终端；

所述信号调理电路包括第一至第五电阻，第一和第二电容，第一至第三比较器，其中，输入端和第一电阻的一端相连，第一电阻的另一端分别和第一电容的一端第二电阻的一端相连，第二电阻的另一端和第一比较器的正输入端相连接，第一电容的另一端分别和第一比较器的输出端、第三电阻的一端相连接，第一比较器的负输入端经过第二电容接地，第三电阻的另一端和第二比较器的正输入端相连，第二比较器的负输入端经过第四电阻接地并且还和第五电阻的一端相连，第五电阻的另一端分别和第二比较器的输出端、第三比较器的正输入端相连接，第三比较器的负输入端和第三比较器的输出端相连接。

2.如权利要求1所述的一种加载信号调理电路的多道脉冲幅度分析器，其特征在于：所述低电压差分数据接口型号为LVDS或RS485。

3.如权利要求1所述的一种加载信号调理电路的多道脉冲幅度分析器，其特征在于：所述FPGA通过485接口与数据处理终端相连。

4.如权利要求3所述的一种加载信号调理电路的多道脉冲幅度分析器，其特征在于：所述FPGA的芯片型号为EP3C40。

5.如权利要求1所述的一种加载信号调理电路的多道脉冲幅度分析器，其特征在于：还包括电源模块，所述电源模块为现行稳压电源或开关稳压电源。