[发明专利]一种防止总线死锁的装置及方法

说明书

本发明公开了一种防止总线死锁的装置，包括：外设延时单元，用于监测总线和外设之间的总线状态，得到第一总线状态信号发送给状态监控单元，并根据收到的复位控制指令对总线和外设之间的第一握手信号进行复位操作；处理器延时单元，用于监测总线和处理器之间的总线状态得到，第二总线状态信号发送给状态监控单元，并根据收到的复位控制指令对总线和处理器之间的第二握手信号进行复位操作；状态监控单元，用于对所述第一总线状态信号和/或第二总线状态信号计时，当计时时间超过对应设定时间时，发送复位控制指令，使得所述外设延时单元和处理器延时单元对握手信号进行复位。本发明还同时公开了一种防止芯片总线死锁的方法。

技术领域

本发明涉及总线控制技术领域，尤其涉及一种防止总线死锁的装置及方法。

背景技术

电子设备普遍存在于社会生产、生活的各个领域，极大地提高了社会的生产力和生活的水平。随着科技的进步，电子设备的芯片设计规模日益增大，芯片设计、芯片中连接各个设备的总线设计、以及总线和处理器或总线和外设之间的交互也越来越复杂。这里，外设是指和总线连接的功能单元。

一般，电子设备的处理器通过总线和外设交互时，由处理器发出操作指令，外设对操作指令进行响应操作。在这个操作过程中，处理器和外设通过总线连接。当外设对处理器的完成响应操作时，会向处理器发出反馈信号，反馈信号属于总线信号的一部分。处理器向外设发出操作指令，操作指令通过总线向外设发出有效信号，但响应操作和有效信号在不同的总线类型中表现方式不一样，有的是一组信号或一个信号，有的是数据包等；这样，就可能导致处理器和外设之间的数据传递出现异常，因此，需要针对不同类型的信号进行总线设计。

目前，处理器和外设之间的数据传递出现异常主要包括两个方面：一方面，当总线设计异常时，处理器发出的操作指令无法正确到达外设，进而导致外设没有进行响应操作；另一方面，外设接收到了处理器发出的操作指令，但由于外设的异常导致外设没有产生对应操作指令的响应操作，或响应操作在总线中传递时出现异常，则会导致处理器处于等待状态，进而出现总线死锁现象，直接导致处理器无法继续执行后续指令。通常，通过断电或重新复位才能使处理器或外设正常工作，但断电或重新复位可能会导致系统故障。现有解决总线死锁的解决方法是增加检测电路，或增加协处理器进行总线异常的处理，但该方法无法从根本上解决总线死锁问题。

发明内容

有鉴于此，本发明实施例期望提供一种防止总线死锁的装置及方法，至少能解决现有总线死锁的技术问题。

本发明实施例的技术方案是这样实现的：

本发明实施例提供了一种防止总线死锁的装置，所述装置包括：

外设延时单元，用于监测总线和外设之间的总线状态，得到第一总线状态信号发送给状态监控单元，并根据收到的复位控制指令对总线和外设之间的第一握手信号进行复位操作；

处理器延时单元，用于监测总线和处理器之间的总线状态，得到第二总线状态信号发送给状态监控单元，并根据收到的复位控制指令对总线和处理器之间的第二握手信号进行复位操作；

状态监控单元，用于对所述第一总线状态信号内的数据信号进行计时，得到第一计时时间，当所述第一计时时间超过第一设定时间时，向所述外设延时单元发送第一复位控制指令；所述第一复位控制指令用于使所述外设延时单元对所述第一握手信号进行复位操作；和/或对所述第二总线状态信号内的数据信号进行计时，得到第二计时时间，当所述第二计时时间超过第二设定时间时，向所述处理器延时单元发送第二复位控制指令；所述第二复位控制指令用于使所述处理器延时单元对所述第二握手信号进行复位操作。

上述方案中，所述装置包括：

总线配置单元，用于向所述外设延时单元发送第一配置信号，所述第一配置信号用于使能所述外设延时单元对所述第一握手信号的复位操作；和/或向所述处理器延时单元发送第二配置信号；所述第二配置信号用于使能所述处理器延时单元对所述第二握手信号的复位操作。