[发明专利]一种基于硬件电路的时间戳实现方法

说明书

技术领域

本发明涉及一种时间戳的实现方法，尤其涉及一种基于硬件电路的时间戳实现方法。

背景技术

在越来越复杂的数据环境下，采集的数据带有精确的时间戳信息，无论对于频谱监测还是实时数据分析都具有重要的意义。对于时间戳功能，主要分为软件时间戳功能和硬件时间戳功能两大类，软件时间戳不需要额外硬件支持，实现简单，但因易受延时抖动中断响应等时间不确定因素影响，精度不高。

为满足高精度时间戳要求，通常选择硬件时间戳的实现方式。在硬件时间戳功能中，如何得到高精度时间信息是技术关键。GPS授时精度高，但是直接使用GPS的时间信息只能得到精确的秒时间，对于一秒以内的时间无法做到精确计时，采用其他时钟计时则与GPS的时间信息不同步，需要一个同步与GPS的时钟信号实现一秒内的精确计时，其关键是设计一个同步于GPS的锁相环时钟电路。常见的锁相环电路多为模拟锁相环电路，鉴频鉴相器驱动电荷泵和环路滤波器来产生一个电压供给压控振荡器来微调输出频率，但这种电路中难以实现频率很低的秒脉冲信号的锁相，一般采用的是数字锁相环技术来实现高精度的基于GPS时钟的硬件时间戳方案。

常见的基于GPS时钟的硬件时间戳，其实现过程由GPS的秒脉冲信号，现场可编程门阵列或者复杂可编程逻辑器件，高精度压控晶振以及高精度数字模拟转换芯片组成数字锁相环电路，调节压控晶振输出高精度时钟信号，再交于数据采集模块处理并打上时间戳。该方案精度高，时间戳精度可达到纳秒级，但是调试比较复杂，对设计人员的要求高，锁相环达到工作稳定状态前花费时间较长且成本较高，有一定的局限性。

发明内容

本发明的目的在于提供一种基于硬件电路的时间戳实现方法，电路简单，节约成本，有效地降低了系统的复杂性，保证了时间戳的高精度，减少了研发人员的工作量，并且具有较好的可扩展性与移植性。

为解决上述技术问题，本发明采用以下技术方案予以实现：

一种基于硬件电路的时间戳实现方法，

具有以下硬件电路：GPS模块、鉴频鉴相器、数字环路滤波器、直接数字式频率合成器、数字模拟转换器、反馈分频器、时钟分配器、数据采集处理器和中央处理器；

所述GPS模块产生秒脉冲信号至鉴频鉴相器，所述直接数字式频率合成器经过反馈分频器，产生反馈分频信号至鉴频鉴相器；

所述鉴频鉴相器、数字环路滤波器、直接数字式频率合成器、数字模拟转换器、时钟分配器和数据采集处理器依次连接；

所述GPS模块和数据采集处理器连接；

所述GPS模块、中央处理器和数据采集处理器依次连接；

利用以上硬件电路的时间戳实现方法，包括以下步骤：

步骤1：GPS模块产生秒脉冲信号；

步骤2：初始化数值频率调谐字；

步骤3：直接数字式频率合成器根据初始化的数值频率调谐字输出一个固定时钟频率，经过反馈分频器产生反馈分频信号；

步骤4：鉴频鉴相器将秒脉冲信号作为参考信号与反馈分频信号进行比较，得到误差信号，并将所得误差信号输出至数字环路滤波器；

步骤5：数字环路滤波器将所得误差信号进行处理，输出至直接数字式频率合成器；

步骤6：直接数字式频率合成器和经过处理的误差信号对初始化的数值频率调谐字进行调节，产生正弦数字信号，并将所得正弦数字信号输出至数字模拟转换器；

步骤7：数字模拟转换器将正弦数字信号转换成正弦模拟信号；

步骤8：正弦模拟信号驱动时钟分配器，输出一个同步于GPS模块的秒脉冲信号的时钟信号；

步骤9：GPS模块将时间信息传送至中央处理器进行解析，得到GPS模块时间信息；

步骤10：中央处理器将GPS模块时间信息传送至数据采集处理器，由数据采集处理器记录；

步骤11：数据采集处理器内设计秒计时器和纳秒计时器；

步骤12：GPS模块将秒脉冲信号传送至数据采集处理器；

步骤13：在GPS模块时间秒部分的基础上，每检测到秒脉冲信号的上升沿，秒计时器加一，作为时间戳秒部分的时间信息；

步骤14：在检测到秒脉冲信号的上升沿的同时，开始纳秒计时器的计时，每检测到同步于GPS模块的秒脉冲信号的时钟信号上升沿，纳秒计时器根据时钟信号频率确定的时间分辨率进行累加，作为时间戳纳秒部分的时间信息，在检测到下一个秒脉冲的上升沿的时候清零；

步骤15：数据采集处理器将时间戳秒部分的时间信息、时间戳纳秒部分的时间信息以及GPS模块时间信息进行组合，得到完整的时间戳信息；