[发明专利]栅极驱动电路、显示电路及驱动方法和显示装置

权利要求书

1.一种栅极驱动电路，其特征在于，包括：至少三个GOA单元，每个所述GOA单元包括：信号输入端、输出端、复位端和闲置输出端；

其中，第1级GOA单元的信号输入端输入第一帧起始信号，第1级GOA单元的复位端连接第3级GOA单元的闲置输出端；

第2级GOA单元的信号输入端输入第二帧起始信号；

第2n级GOA单元的复位端连接第2n-1级GOA单元的闲置输出端和第2n+1级GOA单元的信号输入端；

第2n+1级GOA单元的复位端连接第2n+3级GOA单元的闲置输出端；

第2n+2级GOA单元的信号输入端连接第2n-2级GOA单元的闲置输出端；

所述第2n级GOA单元的输出端和第2n+1级GOA单元的输出端通过逻辑或单元向第n行像素单元输出栅极扫描信号，其中，n为正整数。

2.根据权利要求1所述的方法，其特征在于，所述栅极驱动电路还包括设置在所述逻辑或单元和所述第n行像素单元之间的逻辑反向单元；

所述第2n级GOA单元的输出端和第2n+1级GOA单元的输出端连接至逻辑或单元的输入端，所述逻辑或单元的输出端连接至逻辑反向单元的输入端，所述逻辑反向单元的输出端输出所述第二栅极扫描信号，其中，n为正整数。

3.根据权利要求1所述的栅极驱动电路，其特征在于，包括：所述GOA单元包括：上拉单元、下拉单元、复位单元、闲置输出单元和输出单元；

所述上拉单元连接信号输入端、第一电平端、第一时钟信号端、第二时钟信号端、第一节点、第二节点、第三节点和第四节点；其中所述上拉单元用于在所述信号输入端、第一电平端、第一时钟信号端和第二时钟信号端的信号控制下将所述第一节点的电压与所述信号输入端拉齐，将所述第二节点的电压与所述信号输入端拉齐或将所述第二节点的电压与所述第四节点的电压拉齐，将所述第三节点的电压与所述第一电平端的电压拉齐，将所述第四节点的电压与所述第一时钟信号端的电压拉齐；

所述下拉单元连接第二电平端、第三电平端、所述闲置输出端、所述输出端、第一节点、第二节点、第三节点和第四节点；用于在所述第一节点的信号控制下将所述第三节点的电压与所述第二电平端拉齐，在所述第三节点的信号控制下将所述第一节点及所述第二节点的电压与所述第二电平端拉齐，在所述第三节点的信号控制下将所述重置输出端的电压与所述第二电平端拉齐，在所述第三节点的信号控制下将所述输出端的电压与所述第三电平端拉齐，在所述第三节点的信号控制下将所述第四节点的电压与所述第三电平端拉齐；

所述复位单元连接复位端、第二电平端、第一节点和第二节点，用于在所述复位端的信号控制下将所述第一节点及第二节点的电压与所述第二电平端拉齐；

所述闲置输出单元连接第一节点、第二时钟信号端和闲置输出端；用于在所述第一节点的控制下在所述闲置输出端输出所述第二时钟信号端的信号；

所述输出单元连接第一节点、第二时钟信号端和输出端，用于在所述第一节点的控制下在所述输出端输出所述第二时钟信号端的信号。

4.根据权利要求3所述的栅极驱动电路，其特征在于，所述闲置输出单元包括：第一晶体管，所述第一晶体管的栅极连接第一节点，所述第一晶体管的源极连接第二时钟信号端，所述第一晶体管的漏极连接所述闲置输出端。

5.根据权利要求3所述的栅极驱动电路，其特征在于，所述上拉单元包括：第四晶体管、第六晶体管、第七晶体管、第十一晶体管、第十四晶体管；

所述第四晶体管的栅极和源极连接第一电平端，所述第四晶体管的漏极连接第二节点；

所述第六晶体管的栅极和源极连接所述信号输入端，所述第六晶体管的漏极第二节点；

所述第七晶体管的栅极连接所述第一节点，所述第七晶体管的源极连接所述第二时钟信号端，所述第七晶体管的漏极连接第四节点；

所述第十一晶体管的栅极连接所述栅极连接所述闲置输出端，所述第十一晶体管的源极连接所述第二节点，所述第十一晶体管的漏极连接所述第四节点；

所述第十四晶体管的栅极连接第一时钟信号端，所述第十四晶体管的源极连接所述第二节点，所述第十四晶体管的漏极连接所述第一节点。