[发明专利]一种三维碳纳米线晶体管结构及其制备方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种三维碳纳米线晶体管结构及其制备方法。

背景技术

传统晶体管MOSFET将器件制作在单晶硅衬底材料上。在不断追逐摩尔定律(Moore‘s Law)的推动作用下，传统晶体管MOSFET的沟道长度不断缩减，器件尺寸缩小。这种收缩增加了晶体管密度，提高了芯片的集成度，以及其他的固定因素和开关速度等，同时降低了功耗，使芯片性能不断提升。在未来，随着技术要求不断提高，而硅芯片已经不能被制造得更小，于是必须寻找新的芯片制造材料，碳纳米晶体管将是很好的选择。

所谓碳纳米管就是碳原子排列而成的微小圆柱体，有其独特的物理、化学性质和机械性能，具有径向量子效应、超大比表面积、千兆赫兹的固有振荡频率等特点。碳纳米管可通过的电流能力是金属的100倍；单层碳纳米管的强度是钢的100倍；热导率是铜的5倍。碳纳米管可制备出金属型和半导体性两种电学特性。金属性的碳纳米管在室温下有良好的导电性，可以利用其导电性制作成具有纳米数量级的导线，即碳纳米线。半导体性的碳纳米管具有传统半导体的电学性质，在室温下导电性能差等同于绝缘体，如果在其径向方向加偏压，则可以在其内部产生载流子而具有导电性。而且与半导体由掺杂的种类决定其N或P型导电方式不同，碳纳米管的导电方式根据加在其径向方向上的偏压不同而改变，加正偏压为N型，加负偏压为P型。

碳纳米管的上述独特之处决定其将成为现代芯片制造的重要新型材料。碳纳米管晶体管Carbon Nanotube Transistor阵列已经由IBM的研究人员首先制造出来的，阵列中所利用的碳纳米晶体管便是由碳原子排列而成的微小圆柱体，即碳纳米管组成，比现在的硅晶体管小100倍。利用碳纳米管的特性能够使所制造的芯片比现在的硅芯片更小更快。

由于传统硅晶体管MOSFET的源、漏和栅极都必须与衬底连接，因此只能在硅衬底上形成平面的晶体管。传统硅晶体管MOSFET的制造限制了晶体管密度的进一步提高，限制了硅片面积利用率，无法制作三维立体的层叠式互连的晶体管。而使用碳纳米线作为互连材料的晶体管器件却只需要制作在聚酰亚胺Polymide薄膜上，无需连接硅衬底。因此，可以通过依次在硅衬底上淀积聚酰亚胺薄膜，在该薄膜上生长碳纳米线并连接源、漏以及位于同层聚酰亚胺薄膜上的栅极，淀积介质隔离，然后在此基础上再次淀积聚酰亚胺薄膜，并使用通孔将位于上下不同层上的栅极、源/漏极相互并联，如此层叠反复，实现三维立体，多层次互连的晶体管的制作。

发明内容

本发明要解决的技术问题是，制造更小的晶体管以提高晶体管密度，增加晶体管宽长比，改善硅片面积利用率。

为了解决上述问题，本发明提供一种三维碳纳米线晶体管结构：包括：支撑衬底，依次位于其上方的含聚酰亚胺薄膜和碳纳米线晶体管的器件层和保护层，其特征在于所述器件层的层数大于2，层与层之间相互隔离，上下层叠排列，各层晶体管并联连接；

可选的，所述支撑衬底包含绝缘介质层，所述的支撑衬底通过绝缘介质层与其上方的器件层相互绝缘隔离，绝缘介质层为二氧化硅SiO2，厚度为30～50纳米；

可选的，所述器件层中的聚酰亚胺薄膜厚度为20～30微米；

可选的，所述器件层中的碳纳米线晶体管包含栅介质层和源、漏、栅三极，且源、漏两极之间由碳纳米线相连，所述碳纳米线晶体管位于所述聚酰亚胺薄膜上方；

优选的，所述碳纳米线晶体管的栅介质层由三氧化二铝Al2O3和氧化硅SiOx组成，其中三氧化二铝Al2O3厚度为15～25纳米，最优化值为20纳米，氧化硅SiOx厚度为10～20纳米，最优化值为15纳米；

优选的，所述碳纳米线晶体管为背栅设计，栅极由金属镍构成，厚度为30～50纳米，源、漏极由单层金属钯Pd或双层金属钛/钯构成，单层钯Pd厚度为30～40纳米，最优化值为35纳米，双层金属钛/钯的金属厚度分别为0.5纳米和35纳米；

可选的，所述器件层之间通过二氧化硅SiO2实现相互隔离，厚度为10～30微米；

优选的，所述不同器件层的碳纳米线晶体管尺寸相同，图形排布相同，通过接触孔和通孔实现不同层器件的对应极之间的上下互连，并联连接；

可选的，所述保护层材料为聚对二甲苯，厚度为500纳米。

为解决上述问题，本发明提供一种三维碳纳米线晶体管结构的制备方法，实现单层晶体管器件层的基本步骤为：

步骤a：旋涂聚酰亚胺薄膜；

步骤b：制备碳纳米线晶体管；

步骤c：淀积隔离层；