[发明专利]制造半导体器件的方法

说明书

本分案申请是基于申请号为201110002450.0，申请日为2011年1月7日，发明名称为“制造半导体器件方法”的中国专利申请的分案申请。

相关申请的交叉引用

包括说明书、附图和摘要的2010年1月8日提交的日本专利申请2010-2957的公开的内容通过引用整体地结合到本申请中。

背景技术

本发明涉及用于半导体器件的制造技术，并且特别地涉及有效地适用于在切割薄形半导体晶片时发生的芯片开裂的减少。

已经公开了用于在布线板上逐阶层压多个半导体元件的结构(例如，专利文献1)。在此结构中，在布线板上逐阶地层压包括第一元件组的多个半导体元件，并沿着与第一元件组上的层的方向相反的方向在第一元件组上逐阶地层压包括第二元件组的多个半导体元件。

已经公开了用于在布线板上逐阶层压多个半导体元件的另一结构(例如，专利文献2)。在此结构中，在布线板上逐阶地层压包括第一元件组的多个半导体元件；沿着与第一元件组上的层的方向相反的方向在第一元件组上逐阶地层压包括第二元件组的多个半导体元件；以及在中间具有绝缘粘合层的情况下在第一元件组中的最高层中的半导体元件之上直接层压第二元件组中的最低层中的半导体元件。

已经公开了用于在布线板上逐阶层压多个半导体元件的另一结构(例如，专利文献3)。在此结构中，在布线板上逐阶地层压包括第一元件组的多个半导体元件；沿着与第一元件组上的层的方向相反的方向在第一元件组上逐阶地层压包括第二元件组的多个半导体元件；以及位于最高层中的半导体元件比位于其下面的半导体元件厚。

[专利文献1]

日本未审查专利公开2009-88217

[专利文献2]

日本未审查专利公开2009-158739

[专利文献3]

日本未审查专利公开2009-176849

发明内容

随着半导体器件容量的增加，已经考虑将多个半导体芯片放置在一个半导体器件中。在这种情况下，还需要电子设备(电子器件)的尺寸缩小，并且要求还减小放置在此电子设备中的半导体器件的外部尺寸。应相信如专利文献1至3所述的那样在作为基材的布线板上以多个层将多个半导体芯片(半导体元件元件)层压在实现这一点方面是有效的。

近年来，对减小半导体器件的厚度的需求已经增加。因此，要求不仅减小基材的厚度，而且减小被放置在此基材上的每个半导体芯片(或从其获取半导体芯片的每个半导体晶片)的厚度。然而，本发明人的研究揭示以下各项：如果在半导体晶片的厚度被减小至80_μm或以下以获取半导体芯片的情况下执行使用刀片的切片步骤，则发生芯片开裂。

专利文献1至3全部描述被放置在基材上以多个层放置的每个半导体芯片的厚度是80μm或以下；然而，该文献中没有一个公开了用于获取具有此类厚度的半导体芯片的具体技术。

本发明已经考虑了前述内容，并且其一个目的是提供一种使得可以获取薄型半导体芯片的技术。

本发明的另一目的是提供一种使得可以制造小型半导体器件的技术。

通过本说明书中的描述和附图，本发明的以上及其它目的和新颖特征将是清楚的。

以下是本在本申请中公开的本发明的代表性元件的主旨的简要描述：

根据典型实施例中的制造半导体器件的方法，在用于获取半导体芯片(第一半导体芯片、第二半导体芯片)的步骤中执行以下处理：在沿着连接半导体晶片的参考部分和半导体晶片的中心点的第一直线在第一方向上进行切片时，刀片从第一点朝着第二点前进。第一点位于半导体晶片的一侧的第一部分中。第二点位于上述侧的第二部分中并与第一点相对，在其之间具有第二直线。第二直线沿第一方向与第一直线正交并穿过半导体晶片的中心点。

以下是由在本申请中公开的本发明的代表性元件获得的效果的主旨的简要描述：

可以获得薄型半导体芯片，在该薄型半导体芯片中有减少的芯片开裂。

附图说明

图1是图示本发明的第一实施例中的半导体器件的结构示例的透视图；

图2是图示图1中的半导体器件的背面上的外部端子的布置示例的透视图；

图3是图示具有透视的密封体的图1所示的半导体器件的结构示例的平面图；

图4是沿着图3的线A-A截取的放大剖视图，图示图3中的半导体器件的结构示例；

图5是图示结合在图1所示的半导体器件中的第一半导体芯片和第一粘合层的结构示例的透视图；