[发明专利]增加BBUL封装中的I/O密度和降低层数的方法

说明书

技术领域

用于微电子器件的封装。

背景技术

微电子封装技术，包括将硅管芯(如微处理器)机械和电连接至衬底或其他载体的方法，仍在继续改进和提高。非凹凸内建层(BBUL)封装技术是一种封装架构的方法。在BBUL封装技术优势中，其消除了装配的需要，消除了现有的焊球互连(如倒装互连)，降低了由于管芯和衬底热膨胀系数(CTE不匹配)导致的管芯低k层间介电层上的应力，并且通过消除芯和倒装互连降低了封装电感，提高了输入/输出(I/O)和功率传输性能。

附图说明

图1示出了包括在相反面上的金属薄片层的牺牲衬底的部分的横截面图。

图2示出了在图1的牺牲衬底上引入模具并将电介质引入模具的槽部后的结构。

图3示出了从图2的结构去除模具后的结构。

图4示出了图3结构的俯视图。

图5示出了在图4的介电材料表面上引入导电材料后的结构。

图6示出了在图5的导电材料上形成图案化的牺牲材料并引入导电材料形成导电通孔和迹线后的结构。

图7示出了从图6去除牺牲层后的结构沿线7-7’的横截面图。

图8示出了图7中引入内建层后的结构。

图9示出了从图8的铜箔和衬底去除包括管芯的封装并将封装连接至印刷电路板后的结构。

图10示出了封装结构的部分的另一个实施例。

图11示出了形成具有在导电层上的介电层的构建封装的方法中图案化金属导电层的横截面图。

图12示出了在图11的介电层上引入种子层后的结构。

图13示出了在图12的导电层上引入掩模层后的结构。

图14示出了将图13的掩模层图案化后的结构。

图15示出了在图14的介电层上引入导电材料以形成硬掩模后的结构。

图16示出了从图15去除掩模材料后的结构。

图17示出了去除图16的剩余部分种子层后的结构。

图18示出了图12的结构以及通孔形成工艺的示例。

图19示出了在图18的介电层中完成通孔后的结构。

图20示出了在图19的介电层上和通孔内引入种子材料作为毯覆层后的结构。

图21示出了在图20的结构上引入并图案化掩模材料以暴露通孔后的结构。

图22示出了在图21的通孔内引入导电材料后的结构。

图23示出了从图22去除掩模层后的结构。

图24示出了从图23去除种子层后的结构。

图25显示了根据一个实施例的计算装置。

具体实施方式

图1-9显示了用非凹凸内建层(BBUL)技术形成微电子封装的方法的一个实施例。图1示出了部分牺牲衬底(衬底110)的横截面图，例如，半固化材料的牺牲衬底包括通过各自的短铜箔层115A和115B从牺牲衬底110隔开的相反的铜箔层120A和120B的半固化材料。用内建技术形成封装组件的一种技术是在牺牲衬底110的相反侧上形成封装组件。本文将集中于在牺牲衬底110的一侧(“A”侧)上形成封装组件。理解的是，可以在相反侧(“B”侧)上同时或顺序地形成第二封装组件。

图1示出了通过粘附剂130，，如含有或不含有填充物的管芯背面膜(DBF)聚合物/环氧树脂基附剂，安装至铜箔120A上的管芯140。在另一个实施例中，可在铜箔120A上安装多个管芯。

管芯140以器件侧背离铜箔的方式安装。管芯140在其器件侧包括多个接触点(图1中示出的，接触点145A和接触点145B)。包括接触点的表面上方是介电材料150，如WPR，可从加利福尼亚州桑尼维尔市的JSR Micro，Inc.处商业获得。介电材料150通常在管芯制造期间引入作为覆盖包括多个接触点表面的层。在管芯制造阶段贯通孔(TVO)也在各自的接触点开口。图1示出了至接触点145A的贯通孔152A和至接触点145B的贯通孔152B。在管芯制造期间，还在介电材料150上引入导电层。图1示出了导电层155，如钛和铜(例如多层)。导电层共形引入在介电材料150上，这样导电层也存在在贯通孔内(沿着贯通孔152A和152B的侧壁)。典型地，通过溅射引入这样的导电层。