[发明专利]用于降低DAC中的电容器感应的ISI的方法和设备

说明书

本发明涉及用于降低DAC中的电容器感应的ISI的方法和设备。一种电路可包括多个主数模(DAC)元件，用于将数字输入信号转换成模拟输出信号。控制电路可控制每个主DAC元件以根据数字输入信号而在第一状态和第二状态之间切换从而在输出处提供表示数字输入信号的模拟输出信号。多个校正性DAC元件可被并行地耦接至控制电路和输出之间的多个主DAC元件。多个校正性DAC元件可被控制来减轻由于主DAC元件中的寄生电容导致的码间干扰(ISI)。多个校正性DAC元件可能不向模拟输出信号贡献直流电流。

技术领域

本发明的主体涉及模数转换器(DAC)，而且更具体地涉及通过考虑DAC元件中的寄生电容来减轻DAC中的码间干扰(ISI)。

背景技术

DAC接收数字输入信号并提供表示数字信号的模拟输出信号(例如，电流，电压或电荷)。DAC(例如，完全解码DAC或温度计式DAC)可包括向DAC输出提供电流或电压的多个单元元件。在一种设计中，单元元件可包括被开关控制以便在输出提供电流的有源电流源。在另一种设计中，单元元件可包括连接至基准电压以便在输出产生电流的电阻器。根据数字输入信号的值，开关被操作来控制每个单元元件的贡献以提供输出电流。单元元件的输出被组合来提供代表数字输入信号的模拟输出信号。

随着开关导通或断开，与元件相关的寄生电容可从输出汲取电荷(例如，后续放大级的虚拟接地节点)。由于在每个时钟周期，不同单元元件可被激活或去激活以提供与数字输入信号相对应的模拟输出信号，从输出汲取的电荷量可根据单元元件状态的变化而变化。电荷的变化可在DAC输出处汲取代码相关电荷。输出处的额外电荷可能是码间干扰(ISI)的源，码间干扰是当误差取决于当前代码和之前代码时的一种扭曲形式。

附图说明

为了理解本发明的特征，下文描述了一些附图。然而，应该注意的是，附图仅仅图示出本发明的具体实施例并因此不被认为限制了其范围，本发明可包括其它等效实施例。

图1图示出根据本发明实施例的DAC的框图。

图2图示出根据本发明实施例的温度计式DAC电路。

图3图示出根据本发明实施例的电阻性DAC电路。

图4图示出根据本发明实施例的电流舵DAC电路。

图5图示出根据本发明实施例的包括模数转换器(ADC)的连续时间Σ-Δ调制器(CTDSM)的框图。

图6A和6B图示出连续时间Σ-Δ调制器(CTDSM)的输出频谱。

具体实施方式

本发明的实施例可涉及一种减轻由于数模(DAC)元件中的寄生电容导致的码间干扰(ISI)的方法。根据本发明的实施例的电路可包括多个主DAC元件，用于将数字输入信号转换成模拟输出信号。控制电路可控制每个主DAC元件以根据数字输入信号而在第一状态和第二状态之间切换从而在输出处提供表示数字输入信号的模拟输出信号。多个校正性DAC元件可被并行地耦接至控制电路和输出之间的多个主DAC元件。多个校正性DAC元件可被控制来减轻由于主DAC元件中的寄生电容导致的ISI。多个校正性DAC元件可被配置成使得它们不向模拟输出信号贡献直流电流。

在一个实施例中，控制电路可控制每个校正性DAC元件以在第一状态和第二状态之间变化，从而使得主DAC元件和校正性DAC元件的寄生电容从输出汲取的电荷恒定。在另一实施例中，控制电路可控制每个校正性DAC元件以在第一状态和第二状态之间变化，从而使得每个周期中在第一和第二状态之间转换的主DAC元件和校正性DAC元件的总数恒定。

图1图示出根据本发明实施例的DAC 100的框图。DAC 100可包括控制电路120、主DAC元件130和校正性DAC元件140。DAC 100可提供与数字输入信号110相对应的模拟输出信号150。校正性DAC元件140可并行地耦接至控制电路120和输出150之间的主DAC元件130。