[发明专利]半导体封装

说明书

【技术领域】

本发明大体上是有关于一种封装结构，且特别是有关于一种半导体封装。

【背景技术】

电子产业中，高的积集度以及具有高效能的多功能对于新产品而言变得不可或缺。同时，高的积集度可造成高制造成本，因为制造成本正比于产品的尺寸。因此，对于集成电路(Integrated Circuit,IC)之微小化的需求已变得越来越要紧。

系统级封装(System-in-Package,SiP)是目前最快速成长的半导体封装技术，因为对于单一封装中的高密度系统积集度来说，系统级封装是有成本效益的。系统级封装结构中，整合各种的装置元件于单一的半导体封装内以减小尺寸。因此，有必要提供一种半导体封装以克服或至少减少上述的问题。

【发明内容】

为了克服或减少系统级封装结构中尺寸问题，本发明提供一种半导体封装。

于本发明之一实施例中，提供一种半导体封装。半导体封装包括：基板、第一接垫、第二接垫、第一导电元件、表面粘着装置、第一接合线以及模封材料层。形成第一接垫、第二接垫以及第一导电元件于基板上。安装表面粘着装置于第一接垫以及第二接垫上。第一接合线电性连接第一导电元件以及第一接垫。模封材料层(molding compound layer)封装基板、第一接垫、第二接垫、第一导电元件、接合线以及表面粘着装置。

再者，于本发明之另一实施例中，提供一种半导体封装。半导体封装包括：基板、第一接垫、第二接垫、通孔插塞、表面粘着装置以及模封材料层。形成第一接垫以及第二接垫于基板上。形成通孔插塞于基板内，通过一阻焊层覆盖通孔插塞，且通孔插塞位于第一接垫与第二接垫之间的空间内。再者，通孔插塞电性连接至第二接垫。安装表面粘着装置于第一接垫与第二接垫上。模封材料层封装基板、第一接垫、第二接垫、阻焊层以及表面粘着装置。

本发明提供的半导体封装可以促进IC封装的微小化。

上述发明的目的在本领域的普通技术人员阅读本申请的优选实施例后可以毫无疑义得到，下面将结合图示对上述优选的技术方案进行详细说明。

【附图说明】

图1A绘示本发明之一实施例中半导体封装的上视图。

图1B绘示本发明之一实施例中半导体封装的剖面图。

图2A绘示本发明之一实施例中半导体封装的上视图。

图2B绘示本发明之一实施例中半导体封装的剖面图。

图3A绘示本发明之一实施例中半导体封装的上视图。

图3B绘示本发明之一实施例中半导体封装的剖面图。

【具体实施方式】

在说明书及后续的申请专利范围当中使用了某些词汇来指称特定的元件。本领域一般技术人员应可理解，制造商可能会用不同的名词來称呼同样的元件。本说明书及后续的申请专利范围并不以名称的不同来作为区别元件的方式，而是以元件在功能上的不同来作为区别的基准。在通篇说明书及后续的请求项当中所提及的「包含」为一开放式的用语，故应解释成「包含但不限定于」。此外，「耦接」一词在此是包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置电性连接于一第二装置，则代表该第一装置可直接连接于该第二装置，或透过其他装置或连接手段间接地连接至该第二装置。

图1A绘示本发明之一实施例中半导体封装的上视图。图1B绘示沿着图1A中AA’联机绘制之半导体封装的剖面图。

请参照图1A以及图1B，第一接垫12以及第二接垫14配置于基板18之表面16上。基板18可为印刷电路板(Printed Circuit Board,PCB)、半导体载板(semiconductor carrier board)或封装基板，如球格数组(ball grid arrays,BGA)基板或针脚格数组(pin grid array,PGA)基板。

请参照图1A以及图1B，穿过基板18的通孔插塞(via-plug)22、28分别电性连接至第一接垫12以及第二接垫14，且可电性连接至基板18其他至少一个表面上的导电元件，如走线(traces)(未绘示)。于一实施例中，穿过整体基板18之通孔插塞22、28的形成方法包括通过钻孔、蚀刻或发射雷射来形成开口于基板内，接着于开口中填充导电材料，例如铜、铝等等。

于一实施例中，通孔插塞28是形成于第一接垫12以及第二接垫14之间的空间内。且通孔插塞28电性连接至第二接垫14。因此，使用到第一接垫12以及第二接垫14之间的空间。这促进IC封装的微小化，或增加用于额外元件或装置的额外空间。因此，加强了半导体封装的设计灵活性。