[发明专利]基于SiGe BiCMOS工艺的ECL触发器

说明书

技术领域

本发明涉及一种ECL触发器，特别涉及一种基于SiGe BiCMOS工艺的ECL触发器。它适用于超高速数字电路、光通信、雷达、微波通信等领域中的解复用器(DEMUX)。

背景技术

ECL触发器一直是光通信系统中高速数据链路部分的核心基本电路。根据其在系统中的不同位置及外围配置条件，它完成的功能也不尽相同。例如，它可以保障高速数据信号的正确接收，也可以实现高速时钟信号的分频处理。但是，ECL触发器总是工作在系统工作频率要求最高的部分，可以说ECL触发器的正常工作是整个光通信系统正常工作的前提。近年来，随着光通信技术的飞速发展，系统对ECL触发器的工作频率要求越来越高，目前已达到10GHz的量级。

常规的ECL触发器电路如图1所示，它由主锁存器MLATCH1和从锁存器MLATCH2串接组成。MLATCH1和MLATCH2两个模块的物理构成完全相同，但是MLATCH1和MLATCH2刚好在完全相反的时钟电平下工作，这样它们就实现了一个边沿敏感的ECL触发器。

下面，分析一下这种常规ECL触发器的具体工作原理。

当CLKN为高电平，CLKP为低电平时，MLATCH1与外界连通，完全接收DN和DP端送入的数据，并将接收到的信号转换成中间信号，中间信号存储在电气节点MX、MY中，然后中间信号被送入MLATCH2中的MQ₇和MQ₈的基极，但此时MLATCH2与外界隔离，并不马上接收MLATCH1送入的信号，而仅仅保持已有的数据不变；

当CLKN为低电平，CLKP为高电平时，MLATCH1与外界隔离，DN、DP端口数据的变化不再影响MLATCH1的输出，MLATCH1仅仅保持已有的中间信号不变，但MLATCH2与外界连通，立刻接收MX、MY节点上存储的中间信号，MLATCH2将中间信号转换，然后通过OUTP、OUTN输出。

所以，从整体来看，ECL触发器只在时钟电平切换的边沿传递数据，而其他时刻数据的改变不影响输出，这种特性决定了该触发器有很强的抑制噪声的能力。另外电路采用全差分结构，这令它的噪声抑制能力又提升了一个档次。

但这种ECL触发器也有明显的缺点，它完全由晶体管(MQ₁～MQ₁₄)和电阻(MR₁～MR₄)两种器件构造的，没有电感元件，工作频率不高。

由于晶体管自身的特性，随着频率的增高，晶体管的放大能力总是减弱的。

信号要从输入端DN、DP传递到OUTN、OUTP，就必须经过中间节点MX、MY。随着频率的增高，如果信号传递到中间节点时增益已下降为零，显然输出端信号也必然为零，这时触发器工作失效，此时的频率就是触发器的最高工作频率。这也说明要提升触发器的工作频率，必须改善触发器的高频增益响应。

传统的ECL触发器也是由两个物理结构完全相同的锁存器MLATCH1和MLATCH2组成，MLATCH1和MLATCH2的电气响应完全相同，唯一差别只是工作的时钟电平刚好相反。

这里我们仅分析MLATCH1的特性，由于MLATCH1又是全对称结构，信号从DN端到节点MX的响应与从DP端到节点MY的电气响应完全相同，只是相位刚好相反，这里仅分析信号从DN端到中间节点MX的电气响应。

假设MQ1的小信号跨导为Gm7，S为复频率jω，M_R1的电阻为R，MX节点的所有寄生电容为C_MX，图2画出了MX节点中的所有寄生电容，它包括MQ1的集电极电容C_MQ1，MQ4的集电极电容C_MQ4，MQ3的基极电容C_MQ3，MQ8的基极电容C_MQ8，C_MX＝C_MQ1//C_MQ4//C_MQ3//C_MQ8

那么从DN端到中间节点MX的小信号增益为：

A_v1＝G_m7*(R//S·C_MX)    (1)