[发明专利]发光二极管像素电路及其驱动方法

说明书

技术领域

本发明是有关于一种像素电路，尤其是有关于一种发光二极管像素电路及其驱动方法。

背景技术

在发光二极管像素电路之中，可以用一个发光二极管搭配四个晶体管及两个电容的组件配置方式来实现其像素电路架构，也就是采用所谓的4T2C电路架构。在此4T2C电路架构当中，其中一个晶体管用以作为驱动晶体管，且其中一个电容电性耦接于此驱动晶体管的控制端与源极端之间。当此4T2C电路架构于数据写入完毕而要使发光二极管发光时，是透过使驱动晶体管的控制端浮接(floating)，并利用电性耦接于驱动晶体管的控制端与源极端之间的电容来将驱动晶体管的源极端的电压变化耦合至驱动晶体管的控制端，藉以补偿(或称消除)发光二极管本身的跨压及驱动晶体管的临界电压(Vt)对于发光亮度的影响。

然而，由于每个晶体管本身即存在有寄生电容，因此在使发光二极管发光时，电性耦接于驱动晶体管的控制端与源极端之间的电容自驱动晶体管的源极端所耦合至控制端的电压，就会被上述的寄生电容分压(此可称为寄生电容效应)，造成上述补偿的效果不佳。为了解决上述的问题，就必须增加电性耦接于驱动晶体管的控制端与源极端之间的电容的电容值，例如加大驱动晶体管的控制端与源极端之间的电容的电容值至Ct，可是此举却会进一步衍生出发光二极管的发光电流减少，以及使补偿速度变慢等问题。

发明内容

本发明提供一种发光二极管像素电路，其可避免发生发光二极管的发光电流减少，以及补偿速度变慢等问题。

本发明另提供一种适用于上述发光二极管像素电路的驱动方法。

本发明提出一种发光二极管像素电路，其包括第一晶体管、第二晶体管、第三晶体管、第四晶体管(用以作为驱动晶体管)、第一电容、第二电容、以及发光二极管。第一晶体管具有控制端、第一端以及第二端，且第一晶体管的控制端电性耦接于第一控制信号，而第一晶体管的第一端用以接收数据电位或是参考电位。第二晶体管具有控制端、第一端、以及第二端，且第二晶体管的控制端电性耦接于第二控制信号，而第二晶体管的第一端电性耦接于第一操作电源。第三晶体管具有控制端、第一端、以及第二端，且第三晶体管的控制端电性耦接于第三控制信号。第四晶体管具有控制端、第一端、以及第二端，且第四晶体管的第一端电性耦接于第二晶体管的第二端，第四晶体管的第二端电性耦接于第三晶体管的第二端，而第四晶体管的控制端电性耦接于第一晶体管的第二端。第一电容具有第一端及第二端，第一电容的第一端电性耦接于第四晶体管的控制端，且第一电容的第二端、第四晶体管的第二端以及第三晶体管的第二端共同电性耦接。第二电容具有第一端以及第二端，且第二电容的第一端、第一晶体管的第二端以及第一电容的第一端共同电性耦接，而第二电容的第二端电性耦接于第三晶体管的第一端。此外，第二电容的电容值大于第一电容的电容值。发光二极管具有第一端以及第二端，且发光二极管的第一端电性耦接于第四晶体管的第二端，而发光二极管的第二端电性耦接于第二操作电源。

本发明又提出一种发光二极管像素电路，其除了包括有上述的第一晶体管、第二晶体管、第三晶体管、第四晶体管、第一电容、第二电容、以及发光二极管，并具有相同的电性耦接关系之外，更包括一第五晶体管。此第五晶体管具有控制端、第一端及第二端，且第五晶体管的控制端接收第四控制信号，第五晶体管的第一端电性耦接预设电位，而第五晶体管的第二端电性耦接于第三晶体管的第一端。

本发明又另提出一种发光二极管像素电路，其包括：第一晶体管、第二晶体管、第三晶体管(用以作为驱动晶体管)、发光二极管以及电容模块。第一晶体管具有控制端、第一端以及第二端，且第一晶体管的控制端电性耦接于第一控制信号，而第一晶体管的第一端用以接收数据电位或是参考电位。第二晶体管具有控制端、第一端以及第二端，且第二晶体管的控制端电性耦接于第二控制信号，而第二晶体管的第一端电性耦接于第一操作电源。第三晶体管具有控制端、第一端以及第二端，且第三晶体管的第一端电性耦接于第二晶体管的第二端，而第三晶体管的控制端电性耦接于第一晶体管的第二端。发光二极管具有第一端以及第二端，且发光二极管的第一端电性耦接于第三晶体管的第二端，而发光二极管的第二端电性耦接于第二操作电源。电容模块电性耦接于第三晶体管的控制端与第二端之间，且电容模块用以提供给第三晶体管的控制端与第二端之间一个等效电容，而电容模块在二极管像素电路处于重置期间与发光期间时所提供的等效电容的值大于二极管像素电路处于补偿期间与数据写入期间时所提供的等效电容的值。