[发明专利]基于QSYS系统的图像处理异常的监控方法和系统

说明书

技术领域

本发明涉及图像处理技术领域，特别是涉及一种基于QSYS系统的图像处理异常的监控方法和系统。

背景技术

在图像处理技术领域，通过解码芯片对图像数据进行采集，再用FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)芯片作为数据处理中心对图像数据进行缓存或者算法运算，然后MCU(Single Chip Microcomputer，单片微型计算机)或者CPU(Central Processing Unit，中央处理器)作为控制中心控制FPGA芯片和外围电路正常工作，最后使图像数据正常输出到显示器中进行显示，这样的一种数据处理模式越来越普遍。目前Altera作为FPGA芯片的大型厂商，提供的基于QSYS系统下的开发平台(QSYS系统前身为SOPC系统)，其功能相当强大和便利，能够自动生成互联逻辑，连接所需调用的IP模块(又称知识产权或者IP核，IP核英文全称是Intellectual Property core，是一段具有特定电路功能的硬件描述语言程序，该程序可以移植到不同的半导体工艺中去生产集成电路芯片)和子系统，从而显著节省了时间，减轻了FPGA设计工作量。

在基于QSYS系统的图像处理过程中，调用的IP模块之间，经常采用Avalon ST(Avalon Streaming Interface)数据流格式和Avalon Momery Map总线协议(一种片内总线协议)进行设计；理想状况下，图像数据经解码采集进入FPGA芯片中，在QSYS系统中被高效处理，在显示器上显示出流畅的视频画面。然而，在这种机制下，存在的问题是，在某些极端异常的情况下，例如，视频信号源分辨率切换或者信号源插拔的瞬间，解码芯片偶尔会输出某些分辨率极异常的图像数据到FPGA芯片，再进入QSYS系统中，到达某些IP模块进行处理，由于IP模块本身的排错或者过滤功能不完善等问题，使IP模块进入一个无法自行恢复的状态，即“挂死状态”，在显示器上表现为画面卡住不动或者花屏的情况，由于IP模块为厂商所提供，对于开发人员来说，相当于一个“黑盒”，无法通过修改和调试IP模块的内部代码来解决上述的问题。在实际应用时，只能通过手动复位或者重启设备来使图像恢复正常；这种方法相当机械和不智能化，由于没有针对性，会浪费大量时间，图像恢复效率低，对于某些重要的应用场合，例如监控或者演示场合等，是相当严重的一个问题。

发明内容

本发明的目的在于提供一种基于QSYS系统的图像处理异常的监控方法和系统，可以即时的检测出QSYS系统中IP模块的挂死状态，提高图像恢复效率。

本发明的目的通过如下技术方案实现：

一种基于QSYS系统的图像处理异常的监控方法，包括如下步骤：

检测QSYS系统的本级IP模块的Avalon ST数据流信号中的目标信号是否为低电平；

若是，对所述目标信号为低电平的时间进行计时得到持续时间；

在所述持续时间大于预设的时间阈值时，对所述本级IP模块进行恢复操作。

一种基于QSYS系统的图像处理异常的监控系统，包括：

检测模块，用于检测QSYS系统的本级IP模块的Avalon ST数据流信号中的目标信号是否为低电平；

计时模块，用于在所述Avalon ST数据流信号发生异常时，对所述目标信号为低电平的时间进行计时得到持续时间；

复位模块，用于在所述持续时间大于预设的时间阈值时，对所述本级IP模块进行恢复操作。

依据上述本发明的方案，其是检测QSYS系统的本级IP模块的Avalon ST数据流信号中的目标信号是否为低电平，若是，对所述目标信号为低电平的时间进行计时得到持续时间，在所述持续时间大于预设的时间阈值时，对所述本级IP模块进行恢复操作，是基于对目标信号电平高低的检测实现对IP模块是否处于挂死状态的判断，在本级IP模块的Avalon ST中的目标信号持续时间大于预设的时间阈值时，就可以判断本级IP模块处于挂死状态，而对所述本级IP模块进行恢复操作，具有针对性，提高了图像恢复效率，同时，还可以选择Avalon ST数据流信号中不同类别的信号作为目标信号，监测方式灵活。

附图说明

图1为现有的基于QSYS系统的图像处理装置的结构示意图；

图2为本发明的基于QSYS系统的图像处理异常的监控方法实施例一的流程示意图；

图3为计时示意图；

图4为本发明的基于QSYS系统的图像处理异常的监控方法实施例二的流程示意图；