[发明专利]一种晶圆跨硅穿孔互连工艺

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种晶圆跨硅穿孔互连工艺。

背景技术

随着电子设备及存储器朝着小型化和薄型化发展，对芯片的体积和厚度也有了更高的要求。现有技术中通过硅穿孔(Through Silicon Var，简称TSV)完成晶圆的三维集成是一种有效减小芯片体积和厚度的方案，这种技术将两个或者多个功能相同或者不同的芯片通过键合集成在一起，这种集成在保持芯片体积的同时大规模提高了芯片的性能，不再受单个芯片制造工艺的限制，亦缩短了功能芯片之间的金属互联，使得发热、功耗、延迟大幅度减少；同时大幅度提高了功能模块之间的带宽，如将处理器芯片和内存芯片三维集成，使处理器具有超高速缓冲存储器。这种三维集成在保持现有技术节点的同时提高了芯片的性能。

但是这种技术通过在同一区域内实施三次刻蚀工艺将不同晶圆上的电路接出，最终实现两片晶圆之间的金属互连，这种工艺需要三次刻蚀过程，工艺复杂，成本高。因此，如何既能实现晶圆的三维集成又使得工艺简单、成本低成为本领域技术人员面临的一大难题。

发明内容

为了实现上述目的，本申请披露了一种晶圆跨硅穿孔互连工艺，以解决传统晶圆跨硅穿孔互连工艺中工艺复杂，成本高的问题，具体步骤为：

一种晶圆跨硅穿孔互连工艺，其特征在于，所述工艺包括：

提供第一晶圆和第二晶圆，且所述第一晶圆包含有第一硅衬底层及与该第一硅衬底层层叠的第一BEOL介质层，该第一BEOL介质层中预置有第一金属层，所述第二晶圆包含有第二硅衬底层及与该第二硅衬底层层叠的第二BEOL介质层，该第二BEOL介质层中预置有第二金属层；

将所述第一晶圆键合至所述第二晶圆之上，且继续对所述第一硅衬底层进行减薄工艺；继续刻蚀减薄后的部分第一硅衬底层至所述第一BEOL介质层，形成一开口；

刻蚀位于所述开口底部的部分所述第一BEOL介质层至所述第二BEOL介质层中，以形成将部分所述第一金属层和部分所述第二金属层均予以暴露的凹槽；

于所述凹槽中填充金属，以形成将所述第一金属层和所述第二金属层电连接的互连线。

上述工艺，其中，采用一次刻蚀工艺形成所述凹槽，以将所述第一金属层和所述第二金属层均予以暴露。

上述工艺，其中，形成所述凹槽的步骤包括：

在同一刻蚀工艺中，先去除部分所述第一BEOL介质层，以暴露部分所述第一金属层，并继续以暴露的所述第一金属层为掩膜，刻蚀位于所述开口底部的所述第一BEOL介质层至所述第二BEOL介质层，以形成所述第一金属层和所述第二金属层均予以暴露的所述凹槽；

以所述第一金属层为阻挡层打开第二金属层上方部分薄膜，使所述部分第一金属层与所述部分第二金属层裸露在同一凹槽内。

上述工艺，其中，将所述第一BEOL介质层与所述第二BEOL介质层接触，以将所述第一晶圆键合至所述第二晶圆之上，形成一键合晶圆。

上述工艺，其中，采用化学机械研磨的方法减薄所述第一硅衬底层。

上述工艺，其中，于第一硅衬底层部分电路空白区中形成所述开口。

上述工艺，其中，所述凹槽宽度小于所述开口的宽度。

上述工艺，其中，所述工艺还包括：

制备一扩散阻挡层覆盖所述凹槽的底部及侧壁后，再于所述凹槽中填充金属。

上述工艺，其中，于所述凹槽中填充金属的步骤包括：

制备一种子层覆盖所述扩散阻挡层的表面后，电镀金属充满所述凹槽及所述开口，并继续对所述金属进行平坦化工艺，以形成将所述第一金属层和所述第二金属层电连接的所述互连线。

上述工艺，其中，所述金属为铜、铝、钨或锡。

综上所述，本发明在晶圆三维集成工艺中，可基于硅通孔技术将第一晶圆与第二晶圆BEOL介质层键合在一起，然后化学机械研磨第一硅衬底层，于第一BEOL介质层部分金属区域上方第一硅衬底层11刻蚀一开口，覆盖一隔离层于开口的侧壁与表面及第一晶圆硅衬底层的上表面，以防止后续填充金属的扩散引起短路，刻蚀终止于第一BEOL介质层上表面，继续刻蚀打开部分第一晶圆第一金属层上方部分薄膜并以第一金属层为阻挡层继续打开第二金属层上方薄膜，使第一金属层与第二金属层均暴露，然后填充金属材料，最后覆盖一保护膜于所述金属材料上表面及第一晶圆硅衬底层上表面。通过上述方法，既可以在三维集成内部实现互连，又减少了工艺的复杂度，成本低，克服了传统工艺中需要在同一区域实施三次刻蚀工艺才能将电路引出，工艺复杂，成本高的缺陷。

附图说明