[发明专利]复合接触插塞结构及其制造方法

说明书

本发明提供了示例性接触插塞，其包括双层结构和位于双层结构的侧壁和底面上的扩散阻挡层。该双层结构包括导电核芯和位于导电核芯的侧壁和底面上的导电衬垫。在示例性接触插塞中，导电衬垫包括钴或钌。本发明还提供了复合接触插塞结构的制造方法。

相关申请的交叉引用

本申请要求2014年4月30日提交的标题为“Composite Plug with LowResistance,Methods of Making Same,and Integrated Circuits Incorporating Same”的美国临时申请第61/986,740号的优先权，其全部内容结合于此作为参考。

技术领域

本发明涉及复合接触插塞结构及其制造方法。

背景技术

半导体器件用于各种电子应用中，作为实例，诸如个人电脑、手机、数码相机和其他电子设备。通常地，典型的半导体器件包括具有诸如晶体管和电容器的有源器件的衬底。这些有源器件最初彼此隔离，并且随后在有源器件上方形成互连结构以产生功能电路。这些互连结构可以包括接触插塞，其可以电连接至衬底上的有源器件。

由于钨的低电阻率(约5.4μΩ·cm)和高可靠性，典型的接触插塞可以包括钨(W)。然而，在先进的节点应用中，随着集成电路的尺寸继续缩放至更小的亚微米尺寸，在减小接触孔尺寸的同时降低接触插塞电阻成为逐渐增大的挑战。需要改进其结构及其制造方法。

发明内容

为了解决现有技术中的问题，根据本发明的一个方面，提供了一种接触插塞，包括：双层结构，包括：导电核芯；以及导电衬垫，位于所述导电核芯的侧壁和底面上，其中，所述导电衬垫包括钴或钌；以及扩散阻挡层，位于所述双层结构的侧壁和底面上。

在上述接触插塞中，还包括位于所述扩散阻挡层的侧壁上的导电膜，其中，所述扩散阻挡层设置在所述导电膜和所述双层结构之间。

在上述接触插塞中，所述导电膜包括钛、钴、镍或钨。

在上述接触插塞中，其中，所述扩散阻挡层包括钽或氮化钽。

在上述接触插塞中，所述导电核芯包括钨。

在上述接触插塞中，所述导电衬垫包括钌，并且所述导电核芯包括钴。

在上述接触插塞中，所述导电衬垫包括钴，并且所述导电核芯包括钌。

根据本发明的另一方面，还提供了一种半导体器件，包括：介电层；接触插塞，延伸穿过所述介电层，其中，所述接触插塞包括：导电核芯；导电衬垫，位于所述导电核芯的侧壁和底面上，其中，所述导电衬垫包括钴或钌；和扩散阻挡层，位于所述导电衬垫的侧壁和底面上，其中，所述导电衬垫设置在所述扩散阻挡层和所述导线核芯之间；以及硅化物区，位于所述介电层下方，其中，所述接触插塞与所述硅化物区接触。

在上述半导体器件中，所述接触插塞还包括设置在所述扩散阻挡层的侧壁上的导电膜，并且所述导电膜设置在所述扩散阻挡层和所述介电层之间。

在上述半导体器件中，所述导电膜包括钛、钴、镍或钨。

在上述半导体器件中，所述硅化物区包括硅和所述导电膜的导电材料的组合。

在上述半导体器件中，所述导电核芯包括钨、钌或钴，并且所述导电核芯和所述导电衬垫包括不同的导电材料。

在上述半导体器件中，所述扩散阻挡层包括钽或氮化钽。