[发明专利]横向高压半导体器件的耐高压结构

说明书

本发明实施例提供了一种横向高压半导体器件的耐高压结构。该耐高压结构包括：第一导电类型的半导体衬底、第二导电类型的第一掺杂区、第二导电类型的第二掺杂区、第一导电类型的第三掺杂区、低压端、高压端、场氧化层、第一多晶硅、和/或第一金属以及介质层。本发明实施例通过提高半导体中同一种掺杂元素的掺杂浓度，降低了耐高压结构的导通电阻，同时通过第二掺杂区指向第一多晶硅和/或第一金属的垂直方向的电力线，以及由第一多晶硅和/或第一金属指向第一掺杂区的垂直方向的电力线，使耐高压结构内部整体的电场分布较均匀，提高了耐高压结构的击穿电压，同时优化了耐高压结构的击穿电压与导通电阻。

技术领域

本发明实施例涉及半导体器件及集成电路领域，尤其涉及一种横向高压半导体器件的耐高压结构。

背景技术

横向高压半导体器件是功率集成电路中常用的器件，其可以承受高电压，具体是通过横向高压半导体器件中的耐高压结构实现的。耐高压结构的性能指标包括：击穿电压、导通电阻和可靠性，其击穿电压越大、导通电阻越小、可靠性越高则耐高压结构的性能越好。

图1所示是N型横向高压器件的耐高压结构的剖面示意图，主要包括：P型衬底10、低压端30、高压端31、P型体区90、N型漂移区60、场氧化层2、介质层3。当高压端31承受高电位时，由N型漂移区60和P型衬底10组成的PN结(纵向PN结)、以及由N型漂移区60和P型体区90组成的PN结(横向PN结)都反向偏置，空间电荷区(耗尽层)展宽。空间电荷区内的电场强度越大，其分担的电压越高；空间电荷区展宽的宽度越大，其分担的电压越高；当空间电荷区之中任意一点的电场强度超过临界电场时，就会发生击穿，耐高压结构中的PN结的击穿电压越小，则耐高压结构越容易被击穿。

PN结的掺杂浓度越小，则PN结的击穿电压越大，所以现有技术为了提高纵向PN结的击穿电压，降低了N型漂移区60中五族元素的掺杂浓度，此处不降低P型衬底10中三族元素的掺杂浓度是因为P型衬底10中三族元素的掺杂浓度本身就很低，降低P型衬底10中三族元素的掺杂浓度不能明显提高纵向PN结的击穿电压。由于半导体中同一种掺杂元素的掺杂浓度越大，半导体的导通电阻越小，则降低N型漂移区60中五族元素的掺杂浓度后会导致耐高压结构的导通电阻变大；另外，现有技术为了降低耐高压结构的导通电阻，通常采用提高N型漂移区60中五族元素的掺杂浓度的方法，但无疑又会导致纵向PN结的击穿电压变小。可见，现有技术中提高耐高压结构击穿电压和降低其导通电阻是相互矛盾的，击穿电压与导通电阻很难同时得到优化。

发明内容

本发明提供一种横向高压半导体器件的耐高压结构，以同时优化耐高压结构的击穿电压与导通电阻。

本发明的一个方面是提供一种横向高压半导体器件的耐高压结构，包括：

第一导电类型的半导体衬底；

第二导电类型的第一掺杂区、第二导电类型的第二掺杂区和第一导电类型的第三掺杂区，所述第三掺杂区、所述第一掺杂区和所述第二掺杂区均位于所述半导体衬底的表层，且所述第一掺杂区位于所述表层中部，所述第三掺杂区和所述第二掺杂区分别位于所述第一掺杂区的两侧，所述第二掺杂区的掺杂浓度大于所述第一掺杂区的掺杂浓度；

低压端，与所述第三掺杂区相连；

高压端，与所述第二掺杂区相连；

场氧化层，位于所述低压端和所述高压端之间、所述第一掺杂区和所述第二掺杂区的上表面；

第一多晶硅，所述第一多晶硅位于所述场氧化层的上表面，所述第一掺杂区与所述第二掺杂区的交界面位于所述第一多晶硅的覆盖范围内；

和/或第一金属，所述第一金属位于介质层的上表面，所述介质层位于所述场氧化层、所述高压端和所述低压端的上表面，所述第一掺杂区与所述第二掺杂区的交界面位于所述第一金属的覆盖范围内；