[发明专利]半导体器件及其操作方法

权利要求书

1.一种半导体器件，包括：

第一地址高速缓冲存储器，被配置成储存半导体存储器件的物理地址和与所述物理地址相关的写入计数；

地址监控器，被配置成基于接收到的写入请求来更新所述第一地址高速缓冲存储器中的所述物理地址和所述写入计数；

仲裁器，被配置成响应于来自所述地址监控器的命令而将与所述写入请求相关的写入地址和写入数据储存在写入高速缓冲存储器中，其中，由所述地址监控器产生的所述命令是基于所述第一地址高速缓冲存储器中的所述物理地址和所述写入计数的；以及

地址映射器，被配置成基于映射关系将与从主机接收的写入请求相对应的逻辑地址转换成物理地址；

其中，所述地址映射器改变所述映射关系以对所述半导体存储器件执行损耗均衡操作，以及

其中，当物理地址被写入请求访问的次数多于阈值时并且在所述物理地址由所述损耗均衡操作重新映射到另一逻辑地址之前，所述写入高速缓冲存储器储存与所述物理地址被映射到逻辑地址相对应的数据。

2.如权利要求1所述的半导体器件，其中，所述地址监控器被配置成：当所述写入地址存在于所述第一地址高速缓冲存储器中且与所述写入地址相关的所述写入计数超过所述阈值时，将所述命令发送至所述仲裁器以将所述写入地址和所述写入数据储存在所述写入高速缓冲存储器中。

3.如权利要求2所述的半导体器件，还包括：第二地址高速缓冲存储器，被配置成储存所述半导体存储器件的物理地址。

4.如权利要求3所述的半导体器件，其中，所述地址监控器被配置成：当所述写入地址未存在于所述第一地址高速缓冲存储器中而是存在于所述第二地址高速缓冲存储器中时，将所述写入地址储存在所述第一地址高速缓冲存储器中，以及当所述写入地址未存在于所述第一地址高速缓冲存储器和所述第二地址高速缓冲存储器中时，将所述写入地址储存在所述第二地址高速缓冲存储器中。

5.如权利要求1所述的半导体器件，其中，所述地址映射器被配置成通过对所述逻辑地址和关键数据执行操作来将所述逻辑地址转换成所述物理地址。

6.如权利要求1所述的半导体器件，其中，所述地址映射器被配置成：当所述写入计数超过阈值时，将两个逻辑地址和与所述两个逻辑地址相对应的两个物理地址之间的关系交换。

7.如权利要求6所述的半导体器件，其中，所述地址监控器被配置成使所述第一地址高速缓冲存储器中的与两个交换的物理地址相关的条目无效。

8.如权利要求7所述的半导体器件，其中，所述地址监控器被配置成使所述写入高速缓冲存储器中的与两个交换的物理地址相关的条目无效。

9.如权利要求1所述的半导体器件，还包括：请求队列，被配置成储存从主机接收的多个写入请求，

其中，所述仲裁器基于是否对所述第一地址高速缓冲存储器中的所述物理地址和所述写入计数进行更新来从所述多个写入请求中移除写入请求。