[发明专利]数据甄别与预处理物理卡及运行方法、电能数据处理系统

说明书

技术领域

本发明涉及数据检验技术领域，特别是涉及一种数据甄别与预处理物理卡及运行方法、电能数据处理系统。

背景技术

对于用电企业，测量仪表的工作环境恶劣，噪声、高温、压力波、电磁波、机械振动等干扰频繁，实时能耗数据的可靠性和稳定性随之下降，测点容易发生突发故障。所以监测系统中越来越多采用测量数据校正技术，对实时能耗数据的显著误差进行剔除和重构。

在专利申请号为201310747977.5的中国专利申请中，公开了一种数据甄别与预处理物理卡，旨在解决现有的测量数据校正技术系统数据传输效率差、对并发、大数据量的支持不够，未充分挖掘计算机硬件的潜能，对现有的系统进行改造缺乏扩展的灵活性，且成本较高的技术问题。

但该专利申请所公开的技术方案，存在以下如下缺陷：

(1)在高并发、高实时(传输速率为MB/毫秒)环境下，逻辑处理芯片需要完成高效逻辑分析计算，同时还需要完成高实时性数据通信等控制功能，由于这两种数据类型完全不一样，无法通过提高可编程核心处理芯片处理来解决，从而形成明显的性能瓶颈，无法满足监控系统、程控系统、管理系统等后级系统对海量数据的高实时性、高并发性、高传输效率的要求。

(2)该技术方案中硬件体系为单片机体系，业务计算逻辑均烧录并固化在芯片内，如果出现业务计算逻辑无法在功能上满足要求的情况，需更新其业务计算逻辑，而更新与维护操作按常理应将返厂，并通过硬件专业人士通过复杂专业软件系统进行处理才能完成。可扩展性、可维护性差，导致系统升级的成本较高。

发明内容

基于此，有必要针对上述技术问题，提供一种数据甄别与预处理物理卡及运行方法、电能数据处理系统，以更好地满足对海量数据的高实时性、高并发性、高传输效率的要求，并提高可扩展性、可维护性差。

一种数据甄别与预处理物理卡，包括：PCIE传输模块，数字信号处理器，可编程逻辑处理器，内存模块，高速缓冲存储器，通信接口模块；

所述内存模块内置有算法寄存器、处理结果寄存器和历史数据内存区；所述高速缓冲存储器对内存模块的数据写入和读取进行缓存；

所述PCIE传输模块通过标准PCIE接口与宿主机器连接，利用配套的驱动程序从宿主机器中读取电能数据；

所述数字信号处理器，用于控制PCIE传输模块从宿主机器采集电能数据，并将其写入历史数据内存区，调度内存模块的数据写入和读取过程，调度通信接口模块将处理结果寄存器中的数据进行转发；

所述可编程逻辑处理器，根据配置信息从算法寄存器中获取数据甄别与预处理算法的逻辑号，根据逻辑号运行对应的逻辑计算指令，读取历史数据内存区中的历史电能数据，将历史电能数据与当前电能数据进行对比分析，产生平滑序列，将平滑序列与实际序列进行比较，判断出当前电能数据中发生异常和突变的电能数据得到逻辑计算结果，将所述逻辑计算结果及所述历史电能数据写入处理结果寄存器；

所述通信接口模块，用于将处理结果寄存器中的数据转发至后级系统。

上述数据甄别与预处理物理卡，在高并发、高实时环境下，可编程逻辑处理器可以完成高效逻辑分析计算，数字信号处理器可以完成高实时性数据通信与运行过程的控制、管理，可以满足监控系统、程控系统、管理系统等后级系统对海量数据的高实时性、高并发性、高传输效率的要求。同时，通过数字信号处理器控制功能，业务计算逻辑无需固化在芯片内，可以通过配套软件完成业务计算逻辑更新等操作，提高了扩展的灵活性、可维护性，降低升级成本。

一种数据甄别与预处理物理卡的运行方法，包括如下步骤：

步骤S11，所述PCIE传输模块从宿主机器中读取电能数据，写入内存模块，并触发硬件IO中断信号；

步骤S21，所述数字信号处理器响应硬件IO中断信号，将各个寄存器数据写入内存模块的指定内存地址；

步骤S22，所述数字信号处理器根据指令缓存器列表中的运行指令，分配内存模块的内存地址，并触发硬件IO中断信号；

步骤S23，所述数字信号处理器开始执行下一轮硬件IO中断信号的响应；

步骤S31，所述可编程逻辑处理器响应硬件中断信号，根据配置信息从算法寄存器中获取数据甄别与预处理算法的逻辑号；

步骤S32，所述可编程逻辑处理器根据逻辑号运行数据甄别与预处理算法对应的逻辑计算指令；

步骤S33，所述可编程逻辑处理器根据逻辑计算指令并行读取历史数据内存区中的历史电能数据；