[发明专利]沟槽型双层栅MOS多晶硅间高密度等离子体氧化膜的制造方法

说明书

技术领域

本发明涉及半导体制造领域，特别是涉及一种沟槽型双层栅MOS多晶硅间高密度等离子体氧化膜的制造方法。

背景技术

现有沟槽型双层栅MOS多晶硅间高密度等离子体氧化膜是由热氧加高密度等离子体氧化膜组成的，其制造方法包括：在硅基板上，生长第一氮化膜；在硅基板上，进行沟槽刻蚀；在沟槽内，生长介质层；在介质层上，生长第一层多晶硅；对第一层多晶硅进行反刻蚀；去除第一层多晶硅上方的沟槽侧壁介质层；在沟槽的底部和侧壁以及硅基板表面淀积第二氮化膜后，刻蚀去除沟槽底部的第二氮化膜，露出第一层多晶硅；(图1所示)在第一层多晶硅上，生长热氧介质层；去除沟槽侧壁的第二氮化膜和硅基板表面的第一、二氮化膜；垫积高密度等离子体氧化膜；(图2所示)CMP化学研削处理，把高密度等离子体氧化膜的厚度，磨至硅表面一定厚度；(图3所示)；湿法刻蚀高密度等离子体氧化膜；(图4所示)栅极氧化层生长；第二层多晶硅淀积与反刻蚀；形成基极和源极；形成接触孔、金属和钝化层。现有多晶硅间高密度等离子体氧化膜制造方法的优点是高密度等离子体氧化膜在沟槽中的填充性好，且膜质致密性好。其缺点是工艺复杂，需要HDP OX DEP(垫积高密度等离子体氧化膜)，CMP(化学研削)，WET ET(湿法刻蚀)的繁琐步骤，且该组合的三种设备面内均一性各不相同，导致IPO(高密度等离子体氧化膜)厚度稳定性差。

发明内容

本发明要解决的技术问题是提供一种与现有技术相比能提供更高厚度稳定性的沟槽型双层栅MOS多晶硅间高密度等离子体氧化膜的制造方法。

为解决上述技术问题，本发明提供的沟槽型双层栅MOS多晶硅间高密度等离子体氧化膜的制造方法，包括以下步骤：

1)在硅基板上，生长第一氮化膜；

2)在硅基板上，进行沟槽刻蚀；

3)在沟槽内，生长介质层；

4)在介质层上，生长第一层多晶硅；

5)对第一层多晶硅进行反刻蚀；

6)去除第一层多晶硅上方沟槽侧壁的介质层；

7)在沟槽的底部和侧壁以及硅基板表面淀积第二氮化膜后，刻蚀去除沟槽底部的第二氮化膜，露出第一层多晶硅；

8)在第一层多晶硅上，生长热氧介质层；

9)去除沟槽侧壁的第二氮化膜和硅基板表面的第一、二氮化膜；

10)垫积高密度等离子体氧化膜，垫积厚度为4300埃至5000埃，优选为4500埃；现有方法垫积厚度一般为13000埃至15500埃，本方法能减薄到现有方法厚度的1/3；

11)湿法刻蚀高密度等离子体氧化膜；

12)栅极氧化层生长；

13)第二层多晶硅淀积与反刻蚀；

14)形成基极和源极；

15)形成接触孔、金属和钝化层。

其中，在步骤11)和步骤12)之间还具有步骤A)，生成一氧化膜后，再将此氧化膜刻蚀去除。增加此步骤的目的是使栅极表面更加平整，提高器件整体性能。

随着高密度等离子体氧化膜垫积的厚度越厚，面内周边与中心的差异越大；CMP研磨时，面内会有圈状膜厚差异，这个是机台特性；WET ET的刻蚀速率会随着使用时间变化。本发明的多晶硅间高密度等离子体氧化膜的制造方法与现有技术相比，在同样隔离性能的情况下，本发明的方法省略了研磨及湿法刻蚀，简化了工艺步骤，改善了两层多晶硅间氧化膜的面内均一性。高密度等离子体氧化膜垫积厚度减薄至原来的1/3即能使两层多晶硅间有氧化膜隔绝，节约成本。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是现有沟槽型双层栅MOS多晶硅间高密度等离子体氧化膜制造方法示意图一。

图2是现有沟槽型双层栅MOS多晶硅间高密度等离子体氧化膜制造方法示意图二。

图3是现有沟槽型双层栅MOS多晶硅间高密度等离子体氧化膜制造方法示意图三。

图4是现有沟槽型双层栅MOS多晶硅间高密度等离子体氧化膜制造方法示意图四。

图5是本发明沟槽型双层栅MOS多晶硅间高密度等离子体氧化膜制造方法示意图一。

图6是本发明沟槽型双层栅MOS多晶硅间高密度等离子体氧化膜制造方法示意图二。

附图标记说明

1为硅基板，

2为第一氮化膜

3为介质层

4为第一层多晶硅

5为第二氮化膜

6为热氧介质层

7为高密度等离子体氧化膜

具体实施方式