[发明专利]存储芯片和制造存储芯片的布局设计

说明书

本发明涉及存储芯片和制造存储芯片的布局设计。静态随机存取存储器(SRAM)芯片包括多个SRAM单元和多个单元电流跟踪单元。每个SRAM单元包括电源电压参考导体、第一接地参考导体、两个交叉耦合反相器、和两个传输栅极器件。每个单元电流跟踪单元包括第一半单元和第二半单元。第一半单元不同于第二半单元。

技术领域

本发明涉及存储芯片和制造存储芯片的布局设计。

背景技术

半导体集成电路(IC)工业制造各种类型的数字器件，来解决各种不同领域的问题。一些这样的数字器件电连接至用于存储数字数据的静态随机存取存储器(SRAM)。由于IC变得更小和更复杂，所以串扰和布线电阻的效果会进一步影响IC性能。

发明内容

针对现有技术中存在的问题，根据本发明的一个方面，提供了一种静态随机存取存储器(SRAM)芯片，包括：

多个SRAM单元，其中，每个所述SRAM单元都包括：

电源电压参考导体；

第一接地参考导体；

两个交叉耦合反相器；和

两个传输栅极器件；以及

多个单元电流跟踪单元，其中，每个单元电流跟踪单元都包括：

第一半单元，其中，所述第一半单元包括：

第一跟踪位线导体；

第一互补金属氧化物半导体(CMOS)包括：

第一下拉(PD)器件，和

第一上拉(PU)器件，和

第一传输栅极器件，被配置为跟踪电流；以及

第二半单元，其中，所述第二半单元包括：

第二CMOS器件，包括：

第二PD器件，和

第二PU器件，和

第二传输栅极器件，被配置为控制数据类型；

其中，所述第一半单元不同于所述第二半单元；

所述第一CMOS的栅极电连接至所述电源电压参考导体；

所述第二PU器件的漏极节点与所述第二PD器件的漏极节点电隔离；

所述第一传输栅极器件的栅极节点电连接至跟踪使能导体；以及

所述第二传输栅极器件的栅极节点电连接至第一字线导体。

根据本发明的一个实施例，进一步包括多个电容跟踪单元，其中，每个电容跟踪单元都包括：

第三半单元，其中，所述第三半单元包括：

所述第一跟踪位线导体；

第三CMOS，和

第三传输栅极器件，被配置为跟踪位线电容；

第四半单元，其中，所述第四半单元包括：

第四CMOS，和

第四传输栅极器件，被配置为伪单元；

其中，所述第三半单元不同于所述第四半单元；

所述第三CMOS包括：

第三PU器件，和

第三PD器件；所述第三PD器件的源极节点电浮置；

所述第四CMOS包括：