[发明专利]一种占空比校正电路有效
申请号: | 201410473096.3 | 申请日: | 2014-09-16 |
公开(公告)号: | CN104270122B | 公开(公告)日: | 2017-03-29 |
发明(设计)人: | 邱玉松;张锋 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H03K3/017 | 分类号: | H03K3/017 |
代理公司: | 北京华沛德权律师事务所11302 | 代理人: | 刘杰 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 校正 电路 | ||
技术领域
本发明涉及信号处理技术领域,特别涉及一种占空比校正电路。
背景技术
随着无线通信、卫星定位、遥控遥测技术以及精密制导等现代高技术的广泛应用和不断发展,差分信号作为重要的信号载体,参与众多的信号传输系统。而差分信号的性能除了传统的时钟抖动外,时钟的占空比越来越成为影响高速集成电路性能的关键因素。
目前,常用的占空比调节电路大体可以分为数字和模拟两个种类型。相比较而言,数字占空比调节电路由于需要延迟线间的匹配,要有复杂的控制逻辑单元,其校正精度存在离散性,从而不能获得精确的校正结果,而且数字调节电路大都使用驱动器和计数器等电路结构来实现,这使得整个系统的工作频率不能太高,从而限制了其在高频系统中的应用;传统的模拟校正电路采用开关电容,由于电荷泄露等原因降低了校正精度,而且也限制了工作频率。
发明内容
本发明所要解决的技术问题是提供一种能够提升占空比校正精度的电路。
为解决上述技术问题,本发明提供了一种占空比校正电路,用于实时调整差分信号的占空比;包括:
输入缓冲器,用于接收差分信号clka和clkb,通过设置共模电平实现差分信号的占空比的初步调整,并输出信号out1a和out1b;
占空比调节电路,用于接收信号out1a和out1b,调整器占空比,并输出信号out2ah和out2b;
第一级CML转CMOS电路,用于接收信号out2a和out2b,并对其摆幅进行放大和整形,输出信号out3a和out3b;
占空比比较电路,接收信号out3a和out3b,提取占空比信息,将占空比误差放大积分,输出差分控制电压Vc+和Vc-,反馈控制所述占空比调节电路;
其中,占空比调节电路包括:
差分放大器电路,对信号out1a和out1b进行放大,调节占空比,输出给下一级电路;
补偿调节单元,接收所述占空比比较电路输出的反馈差分控制电压,输出电流补偿,拉高或者降低占空比调节电路的输出信号out2a和out2b的共模电平,实现占空比反馈调节。
进一步地,所述差分放大器电路包括:MOS管M1、MOS管M2、MOS管M5以及两个负载电阻R;
所述MOS管M1的栅极接信号out1a,MOS管M2的栅极接信号out1b;
所述MOS管M1和MOS管M2的源极与M5的漏极相连;
所述MOS管M1和MOS管M2的漏极分别通过一个负载电阻R连接VDD;
所述MOS管M1和MOS管M2的漏极分别连接所述补偿调节单元的输出端,构成所述差分放大器电路的输出端,所述MOS管M1的漏极输出信号out2b,所述MOS管M2的漏极out 2a;
所述MOS管M5的栅极连接偏置电压Vbias,源极接地。
进一步地,所述补偿调节单元包括:MOS管M3、MOS管M4以及MOS管M6;
所述MOS管M3和MOS管M4的源极与所述MOS管M6的漏极相连;
所述MOS管M3的栅极连接所述占空比比较电路的差分控制电压Vc+,所述MOS管M3的漏极连接所述MOS管M1的漏极,输出信号out2b;
所述MOS管M4的栅极连接所述占空比比较电路的差分控制电压VC-,所述MOS管M4的漏极连接所述MOS管M2的漏极,输出信号out2a;
所述MOS管M6的栅极连接偏置电压Vbias,源极接地。
进一步地,所述占空比比较电路包括:
第一输入放大器电路,用于将第一级CML转CMOS电路的输出CMOS信号转换成CML电平信号;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410473096.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:基于边沿相加的时钟延迟调节电路及其集成芯片
- 下一篇:一种电荷放大器