[发明专利]一种直流触发型电源钳位ESD保护电路

说明书

技术领域

本发明涉及集成电路芯片静电放电(Electronic Static Discharge，ESD)保护领域，尤其涉及一种直流触发型电源钳位ESD保护电路。

背景技术

半导体集成电路芯片的ESD保护设计一直是半导体业界关于可靠性设计的重点和难点。随着半导体工艺的不断进步，集成电路ESD设计的窗口不断变窄，片上ESD保护变得越发困难。用作片上ESD保护的结构应该具有如下的特点：触发电压应高于芯片的正常操作电压，同时低于芯片内部器件的失效电压；维持电压要高于芯片的正常工作电压，同时，二次击穿电流要尽可能的大，开启电阻要尽可能的小。

电源钳位ESD保护电路是放置于电源线与地线之间的ESD保护单元，其作用是在不同模式的ESD冲击发生时，保证芯片电源线上不出现过压的现象，以此避免内部器件因过压而产生失效。常见的电源钳位ESD保护电路用瞬态探测模块来识别ESD事件，当探测到有ESD事件时，泄放晶体管迅速转入开启状态，泄放静电电荷，保证芯片内部器件的安全。瞬态探测机制的弊病在于：泄放晶体管容易被瞬态噪声误触发，造成不必要的功率损耗。直流触发型电源钳位ESD保护电路探测的是电源线上电压的幅值，当电压幅值大到一定程度之后，触发电路提供有效信号给泄放晶体管，用以泄放静电电荷来确保内部器件的安全。

附图1和附图2所示为现有技术中的直流触发型电源钳位ESD保护电路，工作原理是：电阻和二极管串决定保护电路的直流触发电压，当电源线上的电压超过此直流触发电压，泄放晶体管打开泄放静电电荷，与此同时，反馈晶体管(M_fb)也被触发。M_fb被触发有两个好处：一是确保泄放晶体管在ESD事件的整个期间内都保持在开启状态；二是确保泄放晶体管的关断电压比开启电压小，使得静电电荷泄放更加完全。

在先进的集成电路工艺里，器件的失效电压不断减小，要实现有效的芯片ESD保护，电源钳位ESD保护电路的触发电压也应该相应的减小。由此，附图1和附图2所示的电源钳位ESD保护电路存在如下问题：附图1所示的保护电路使用电阻加两个二极管的探测方案，虽然能够实现较小的触发电压，但是在正常偏置下的漏电很大；附图2所示的保护电路使用的电阻加四个二极管的探测方案，能够保证正常偏置时的漏电较小，但是不能满足较小触发电压的需求。

因此，针对以上不足，需要提供一种直流触发型电源钳位ESD保护电路，使得保护电路在芯片正常工作时漏电很小；在ESD事件发生时，其触发电压和维持电压能落在先进工艺下ESD防护窗口范围内，形成有效的ESD保护，确保内部器件的安全。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是在保证正常偏置下漏电流小的前提下，实现在ESD事件发生时，触发电压和维持电压落在先进工艺下ESD防护窗口范围内。

(二)技术方案

为了解决上述技术问题，本发明提供了一种直流触发型电源钳位ESD保护电路，放置于芯片的电源线V_DD和地线V_SS之间，所述直流触发型电源钳位ESD保护电路包括

泄放晶体管M_big，用于泄放静电电荷；

直流电压探测电路，连接于所述电源线V_DD与所述地线V_SS之间，并与所述泄放晶体管M_big相连接；用于判别所述电源线V_DD上的脉冲是否为静电放电脉冲，若是，则发送相应信号给所述泄放晶体管M_big；

其中，所述直流电压探测电路包括电阻R_g，所述电阻R_g的一端与所述地线V_SS相连，用于保证在芯片正常工作时，所述泄放晶体管M_big的栅极有一个直流到地的通路，使所述泄放晶体管M_big保持在关断状态。

优选地，所述泄放晶体管M_big为NMOS晶体管，所述泄放晶体管M_big的源极与所述地线V_SS相连，所述泄放晶体管M_big的漏极与所述电源线V_DD相连，所述泄放晶体管M_big的栅极与所述电阻R_g的另一端相连。