[发明专利]半导体器件、结型场效应晶体管和垂直场效应晶体管

说明书

技术领域

实施例涉及半导体器件、结型场效应晶体管（JFET）和垂直场效应晶体管（垂直FET）。

背景技术

在许多半导体器件中，为了不同的目的而使用类二极管结构，例如，保护半导体器件的有源区。在它们的电流电压特性方面，类二极管结构典型地包括正向偏置的阈值电压和在反向偏置状态下的特性反向电压，在该特性反向电压上面漏电流开始显著地提高。

典型地存在如下趋势：降低在正向偏置状态下的阈值电压，同时要增加在反向偏置状态下的特性反向电压。当然，包含制造工艺的工艺控制、在半导体器件的衬底上的可用空间和其他技术约束的进一步的边界条件可以对半导体器件的布局和它的制作工艺提出进一步的边界条件。

发明内容

因此，存在改进半导体器件的性能与制作相关的边界条件之间的平衡的要求。

根据实施例的半导体器件至少部分地被布置在衬底中或衬底上。该半导体器件包括形成台面的凹槽，以致台面沿着到衬底中的方向延伸到凹槽的底平面。该台面包括第一导电类型的半导体材料，其中台面的半导体材料至少局部地包括第一掺杂浓度，该第一掺杂浓度不会比底平面更远地延伸到衬底中。该半导体器件进一步包括沿着台面的侧墙至少部分地布置的导电结构。导电结构与台面的半导体材料形成肖特基或类肖特基的电接触，其中衬底包括第一导电类型的半导体材料，该第一导电类型的半导体材料至少局部地包括沿着到衬底中的台面投影的不同于第一掺杂浓度的第二掺杂浓度。

根据实施例的结型场效应晶体管（JFET）至少部分地被布置在衬底中或衬底上。该JFET包括形成台面的凹槽，该台面沿着到衬底中的方向延伸到凹槽的底平面。该台面包括第一导电类型的半导体材料。JFET进一步包括沿着该台面的侧墙至少部分地布置的导电结构，其中该导电结构与台面的半导体材料形成肖特基或类肖特基的电接触。JFET进一步包括邻近凹槽的底平面沿着到衬底中的投影至少部分地布置的第二导电类型的掺杂区，以致台面对避开掺杂区的电荷载流子是易接近的。JFET进一步包括漏接触和漂移区域，其中该漂移区域包括第一导电类型的半导体材料。沿着到衬底中的方向在漏接触与导电结构之间布置漂移区域。JFET进一步包括电耦合到导电结构的源区和包括第一导电类型的半导体材料。通过由掺杂区至少部分地形成的第二导电类型的半导体区将该源区从漂移区域断开。此外，JFET包括栅叠堆布置，该栅叠堆布置包括第一导电类型的第一层、第二导电类型的第二层和栅接触。第二层被布置在第一层与栅接触之间。第一层与源区和第二导电类型的半导体区接触。

根据实施例的垂直场效应晶体管（FET）至少部分地被布置在衬底中或衬底上。该垂直FET包括形成台面的凹槽，其中该台面沿着到衬底中的方向延伸到凹槽的底平面。该台面包括第一导电类型的半导体材料。该垂直FET进一步包括沿着该台面的侧墙至少部分地布置的导电结构。该导电结构与台面的半导体材料形成肖特基或类肖特基的电接触。该垂直FET进一步包括邻近凹槽的底平面沿着到衬底中的投影至少部分地布置的第二导电类型的掺杂区，以致台面对避开掺杂区的电荷载流子是易接近的。它进一步包括漏接触和漂移区域，其中该漂移区域包括第一导电类型的半导体材料。沿着到衬底中的方向在漏接触与导电结构之间布置漂移区域。垂直FET进一步包括电耦合到导电结构的源区和包括第一导电类型的半导体材料。它进一步包括沟道区，该沟道区包括第二导电类型的半导体材料并且沿着到衬底中的方向在源区与漂移区域之间被布置。垂直FET进一步包括在延伸到衬底中的槽中布置的栅接触，其中通过至少部分地覆盖该槽的侧墙和底部的绝缘薄膜将栅接触与源区、沟道区和漂移区域电绝缘。在与到衬底中的方向正交的方向上在该槽与掺杂区之间布置该源区。该沟道区在与到衬底中的方向正交的方向上至少部分地被布置在该槽与掺杂区之间。

实施例是基于可以通过采用沿着台面或凹槽的侧墙正被至少部分地形成的肖特基或类肖特基的电接触来改进半导体器件的性能与制造工艺之间的平衡的发现。通过与在凹槽的底平面下面但沿着到衬底中的台面的投影所使用的第二掺杂浓度相比使用至少局部地用于在台面中所包括的半导体材料的第一掺杂浓度可以进一步改进该平衡。

附图说明

将在附图中描述本发明的几个实施例；

图1示出根据实施例的半导体器件的横截面视图；

图2示出根据进一步实施例的半导体器件的横截面视图；

图3示出根据实施例的形式为SiC肖特基二极管的半导体器件；

图4示出根据实施例的半导体器件的横截面视图；