[发明专利]锁相环电路

说明书

技术领域

本发明涉及一种锁相环(Phase Locked Loop，PLL)电路。

背景技术

在PLL电路中，利用低通滤波器(filter)使相位差信号平滑化，并将平滑化后的信号作为控制电压控制振荡器的控制信号输入到电压控制振荡器，其中所述相位差信号是由相位比较器根据从电压控制振荡器输出的振荡信号与从外部输入的基准信号的相位差而输出的信号。电压控制振荡器输出与输入的控制信号的电压相应的频率的振荡信号。

而当输入到相位比较器的基准信号或电压控制振荡器输出的振荡信号的频率变动时，以如下方式动作，即，通过使相位比较器的输出占空比(output duty)变化来维持基准信号与振荡信号之间的频率锁定(lock)状态。结果，输入到相位比较器的基准信号与振荡信号之间的相位位置偏移，因此作为抑制两信号间的相位位置变动的方法，示出了如下例子，即，检测基准信号与振荡信号的相位位置并积分，与电压控制振荡器的控制电压相加(例如参照专利文献1)。

[背景技术文献]

[专利文献]

[专利文献1]日本专利特公昭63-19094号公报

[发明欲解决的课题]

然而，以往是检测基准信号与振荡信号的相位位置并积分，因此存在振荡信号的抖动(jitter)增大而导致相位噪声(noise)恶化的问题。

发明内容

因此，本发明是鉴于这些方面而完成的，目的在于提供一种可防止抖动的增大而减小相位噪声的PLL电路。

[解决课题的手段]

本发明的PLL电路包括：电压控制振荡器，输出与输入的电压相应的频率的振荡信号；分频器，将所述振荡信号分频并输出分频信号；相位比较器，对所述分频信号的相位与来自外部的输入信号的相位进行比较，并输出极性互不相同的第一相位比较信号及第二相位比较信号；差动放大电路，将基于所述第一相位比较信号及第二相位比较信号之间的电压差所得的控制电压输出到所述电压控制振荡器；电平偏移(level shift)电路，输出使所述第二相位比较信号的直流电平偏移所得的电平偏移信号；以及放大电路，输出将所述电平偏移信号放大所得的放大信号；且所述差动放大电路基于所述放大信号与所述第一相位比较信号之间的电压差，生成所述控制电压。

所述PLL电路也可以还包括：第一低通滤波器，设置在所述相位比较器与所述差动放大电路之间，使所述第一相位比较信号中的第一频率以下的成分通过；以及第二低通滤波器，设置在所述相位比较器与所述电平偏移电路之间，使所述第二相位比较信号中的比所述第一频率低的第二频率以下的成分通过。

所述电平偏移电路例如设置在所述相位比较器与所述差动放大电路的正侧输入部之间。所述电平偏移电路也可以设置在所述相位比较器与所述差动放大电路的负侧输入部之间。

另外，所述电平偏移电路例如包括：齐纳二极管(Zener diode)，阴极(cathode)连接在所述相位比较器；以及电阻，设置在所述齐纳二极管的阳极(anode)与接地(ground)之间。

[发明的效果]

根据本发明，产生可防止抖动的增大而减小相位噪声的效果。

附图说明

图1是表示第一实施方式的PLL电路的构成的图。

图2是表示第二实施方式的PLL电路的构成的图。

[符号的说明]

1：电压控制振荡器

2：分频器

3：相位比较器

4：差动放大电路

5：第一低通滤波器

6：第二低通滤波器

7：电平偏移电路

8：放大电路

9：输入端子

10：输出端子

11：第三低通滤波器

41：运算放大器

42、43、44、46、51、61、72、111：电阻

45、52、62、112：电容器

71：齐纳二极管

100、200：PLL电路

具体实施方式

<第一实施方式>

图1是表示第一实施方式的PLL电路100的构成的图。PLL电路100包括电压控制振荡器1、分频器2、相位比较器3、差动放大电路4、第一低通滤波器5、第二低通滤波器6、电平偏移电路7、放大电路8、输入端子9、及输出端子10。在PLL电路100中，从输入端子9输入基准信号，从输出端子10输出与基准信号同步的振荡信号。