[发明专利]存储器控制器、存储器模块以及存储器系统

说明书

一种存储器模块，包含：第一引脚，接收第一信号；第二引脚，接收第二信号；第一传导路径，具有耦接至第一引脚的第一端；至少一存储器芯片，耦接至第一传导路径，接收第一信号；预定电阻，具有耦接至第一传导路径的第二端的第一终端；以及第二传导路径，具有耦接至第二引脚的第一端，将第二信号导通至预定电阻的第二终端；其中第一信号以及第二信号同步且作为差分信号，使能由至少一存储器芯片中所选出的存储器芯片的存取。本发明可确保存储器控制系统中的芯片选择信号的正确性，提升芯片选择信号的操作速度，降低材料列表成本。

【技术领域】

本发明关于存储器系统，尤指一种存储器控制器、存储器模块以及存储器系统。

【背景技术】

在存储器控制系统中，采用单端信号的第三代双倍数据率同步动态随机存取存储器(Double-Data-Rate Three Synchronous Dynamic Random Access Memory，DDR3SDRAM)接口对于外部环境相当敏感，例如，芯片封装的类型以及系统板的设计。为了确保系统性能，存储器控制器的知识产权(Intellectual Property)的提供者通常会定义封装和印刷电路板(Printed Circuit Board，PCB)设计规范，以降低产品风险。这些设计规范会增加封装尺寸和DDR3的PCB面积，以增加整体系统的成本。更具体地说，针对先前的DDR3SDRAM存储器接口的芯片选择CS信号，通常会使用稳压器，即所谓的Vtt稳压器，以在CS信号的传导路径的终端提供预定电压电平，以降低CS信号的反射，藉以确保DDR3应用中信号的完整性。然而，Vtt稳压器增加了存储器控制器的材料列表(Bill of Material,BOM)成本。因此，存储器控制系统领域需要一种新颖的存储器系统以降低BOM成本。

【发明内容】

本发明所提出的实施例的其中一个目的在于提供一种低成本的高速存储器控制器、存储器模块以及存储器系统。

依据本发明的第一示范性实施例，提出一种存储器控制器，包含芯片选择发射器，设置为产生第一信号，用于从多个存储器装置选择一个存储器装置，并产生第一信号的反相的第二信号；第一引脚，设置为输出第一信号；以及第二引脚，设置为输出第二信号；其中第一信号以及第二信号配置为差分信号。

依据本发明的第二示范性实施例，提出一种存储器模块，包含有第一引脚，设置为接收第一信号；第二引脚，设置为接收第二信号；第一传导路径，第一传导路径的第一端耦接至第一引脚；至少一存储器芯片，耦接至第一传导路径，用来接收第一信号；预定电阻，预定电阻的第一终端耦接至第一传导路径的第二端；以及第二传导路径，第二传导路径的第一端耦接至第二引脚，用来将第二信号传导至预定电阻的第二终端；其中第一信号以及第二信号是同步且配置为差分信号，用来使能由至少一存储器芯片中所选出的存储器芯片的存取。

依据本发明的第三示范性实施例，提出一种存储器系统，包含有存储器控制器；以及存储器模块，包含有至少一存储器芯片；其中存储器控制器会产生第一信号以及第二信号的差分信号至存储器模块，以及第一信号同步于第二信号，用以使能存储器控制器对由至少一存储器芯片中所选出的一存储器芯片，以由存储器控制器存取。

本发明可确保存储器控制系统中的芯片选择信号的正确性，进而提升芯片选择信号的操作速度。进一步而言，由于可省略传统设计时所需的Vtt稳压器，本发明可降低存储器控制器的材料列表成本。

【附图说明】

图1为图示根据本发明实施例的存储器系统的示意图。

图2为图示根据本发明实施例的差分时钟信号、地址信号总线、指令信号总线、芯片选择信号CS、反相芯片选择信号CSN的波形时序图。

图3为图示根据本发明的实施例的第二预定电阻、传导路径的部分以及传导路径的部分的示意图。

图4为图示根据本发明实施例的存储器系统的存储器控制方法的流程图。