[发明专利]脉冲信号驻波保护电路

说明书

技术领域

本发明涉及一种脉冲信号驻波保护电路。

背景技术

传统驻波保护电路主要通过“正反向检波+电压放大与延时+正反电压比较”来进行驻波保护，当反向电压与正向电压的比值超过一定值后，启动驻波保护，这样做的缺点是：1、传统检波模块的延时电路会导致不适应脉冲信号或变占空比的脉冲信号；2、传统检波模块上升下降沿较慢，不适应窄脉冲；3、模拟信号容易受到射频信号的干扰。

发明内容

本发明的目的是提供一种脉冲信号驻波保护电路，能够适应任意占空比脉冲信号或窄脉冲信号，且能快速检测出脉冲的峰值电压。并且，在处理器内部进行逻辑运算，避免了射频信号的干扰，以保证检测准确、工作稳定。

为解决上述技术问题，本发明提供一种脉冲信号驻波保护电路，包括：

检波模块，用于对正向射频信号和反向射频信号分别进行峰值检波以得到峰值电压；

采样模块，用于获取峰值电压；

A/D转换模块，用于将峰值电压转换为数值信号；以及

处理器，用于自动识别所述数值信号的上升沿和下降沿，并将在上升沿和下降沿区间内的有效值进行累加，当反向脉冲结束时再将累加后的数据送入除法器并将除法器的输出结果与阈值进行比较以得到驻波保护信号；

其中，A/D转换模块检波模块、采样模块、A/D转换模块以及处理器依次相连接。

进一步地，A/D转换模块检波模块包括第一峰值检波器和第二峰值检波器；A/D转换模块采样模块包括第一采样电路和第二采样电路；A/D转换模块A/D转换模块包括第一A/D转换器和第二A/D转换器；

A/D转换模块第一峰值检波器、第一采样电路和第一A/D转换器依次连接在正向信号源与A/D转换模块处理器之间；A/D转换模块第二峰值检波器、第二采样电路和第二A/D转换器依次连接述反向信号源与A/D转换模块处理器之间；

进一步地，处理器包括：A/D转换模块；依次连接在第一A/D转换器与A/D转换模块之间的第一数据缓存器和上升沿判定单元，并且第一数据缓存器还与A/D转换模块连接；以及依次连接在第二A/D转换器与A/D转换模块之间的第二数据缓存器和下降沿判定单元，并且第二数据缓存器还与A/D转换模块连接。

进一步地，上升沿判定单元和下降沿判定单元分别包括：第一位移寄存器、第二位移寄存器、第三位移寄存器、第一减法器、第二减法器、第三减法器、第一比较器、第二比较器、第三比较器和与门电路。

第三位移寄存器的输入端分别与第三减法器的正输入端连接；第三位移寄存器的输出端分别与第二位移寄存器的输入端、第三减法器的负输入端以及第二减法器的正输入端连接；第二位移寄存器的输出端分别与第一位移寄存器的输入端、第二减法器的负输入端以及第一减法器的正输入端连接；第一位移寄存器的输出端分别与第一减法器的负输入端和驻波保护产生单元连接；第一位移寄存器、第二位移寄存器和第三位移寄存器的时钟输入端均接收同步时钟脉冲信号；第三减法器的输出端连接至第三比较器的正输入端；第二减法器的输出端与第二比较器的正输入端连接；第一减法器的输出端与第一比较器的正输入端连接；第一比较器的输出端、第二比较器的输出端和第三比较器的输出端均连接至与门电路的输入端；第三比较器的负输入端、第二比较器的负输入端和第一比较器的负输入端均接收预设阶梯值。

进一步地，A/D转换模块包括第一选择器、第二选择器、第一累加器、第二累加器、数据开关、除法器和第四比较器；第一选择器的第一输入端与上升沿判定单元的与门电路连接，第一选择器的第二输入端与第一数据缓存器的输出端连接，第一选择器的第三输入端接地，第一选择器的输出端与第一累加器的第一输入端连接；第一累加器的输出端分别与其第二输入端和数据开关的第一输入端连接；第二选择器的第一输入端与下降沿判定单元的与门电路连接，第二选择器的第二输入端与第二数据缓存器的输出端连接，第二选择器的第三输入端接地，第二选择器的输出端与第二累加器的第一输入端连接；第二累加器的输出端分别与其第二输入端和数据开关的第二输入端连接；第一累加器和第二累加器的时钟信号输入端均接收同步时钟脉冲信号；数据开关的第三输入端与下降沿判定单元的第一位移寄存器的输出端连接；数据开关的两个输出端分别与除法器的两个输入端连接；除法器的输出端与第四比较器的负输入端连接，第四比较器的正输入端接收阈值。

进一步地，第一A/D转换器和第二A/D转换器为高速A/D转换器。

一种脉冲信号驻波保护的方法，包括以下步骤：