[发明专利]移位寄存器单元及驱动方法、栅极驱动电路及显示器件

权利要求书

1.一种移位寄存器单元，其特征在于，包括：输入模块、上拉模块、下拉控制模块、第一下拉模块、第二下拉模块以及复位模块；

所述输入模块，分别连接第一信号输入端、第一电压端、上拉控制节点，用于根据所述第一信号输入端输入的信号控制所述上拉控制节点的电位；

所述上拉模块，分别连接第一时钟信号端、所述上拉控制节点以及本级信号输出端，用于在所述上拉控制节点的控制下使得所述本级信号输出端输出所述第一时钟信号端的信号；

所述下拉控制模块，分别连接所述第一时钟信号端、第二时钟信号端、所述上拉控制节点、第一下拉控制节点、第二下拉控制节点以及第二电压端；用于通过所述上拉控制节点的电位、以及所述第一时钟信号端和所述第二时钟信号端输入的信号，控制所述第一下拉控制节点和所述第二下拉控制节点的电位；

所述第一下拉模块，分别连接所述第一下拉控制节点、所述第二电压端、所述上拉控制节点以及所述本级信号输出端；用于在所述第一下拉控制节点的控制下分别将所述上拉控制节点的电位和所述本级信号输出端输出的信号下拉为低电平；

所述第二下拉模块，分别连接所述第二下拉控制节点、所述第二电压端、所述上拉控制节点以及所述本级信号输出端；用于在所述第二下拉控制节点的控制下分别将所述上拉控制节点的电位和所述本级信号输出端输出的信号下拉为低电平；

所述复位模块，分别连接第二信号输入端、所述上拉控制节点以及第三电压端；用于根据所述第二信号输入端输入的信号复位所述上拉控制节点的电位。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入模块包括：

第一晶体管，其第一极连接所述第一电压端，栅极连接所述第一信号输入端，第二极与所述上拉控制节点相连接。

3.根据权利要求2所述的移位寄存器单元，其特征在于，所述上拉模块包括：

第二晶体管，其第一极连接所述第一时钟信号端，栅极连接所述上拉控制节点，第二极与所述本级信号输出端相连接；

电容，其一端与所述第二晶体管的栅极相连接，另一端连接所述本级信号输出端。

4.根据权利要求3所述的移位寄存器单元，其特征在于，所述下拉控制模块包括：

第三晶体管，其第一极和栅极连接所述第二时钟信号端，第二极与所述第一下拉控制节点相连接；

第四晶体管，其第一极和栅极连接所述第一时钟信号端，第二极与所述第二下拉控制节点相连接；

第五晶体管，其第一极连接所述第一下拉控制节点，栅极连接所述上拉控制节点，第二极与所述第二电压端相连接；

第六晶体管，其第一极连接所述第二下拉控制节点，栅极连接所述上拉控制节点，第二极与所述第二电压端相连接。

5.根据权利要求4所述的移位寄存器单元，其特征在于，所述第一下拉模块包括：

第七晶体管，其第一极连接所述上拉控制节点，栅极连接所述第一下拉控制节点，第二极与所述第二电压端相连接；

第八晶体管，其第一极连接所述本级信号输出端，栅极连接所述第一下拉控制节点，第二极与所述第二电压端相连接。

6.根据权利要求5所述的移位寄存器单元，其特征在于，所述第二下拉模块包括：

第九晶体管，其第一极连接所述上拉控制节点，栅极连接所述第二下拉控制节点，第二极与所述第二电压端相连接；

第十晶体管，其第一极连接所述本级信号输出端，栅极连接所述第二下拉控制节点，第二极与所述第二电压端相连接。

7.根据权利要求6所述的移位寄存器单元，其特征在于，所述复位模块包括：

第十一晶体管，其第一极连接所述第三电压端，栅极连接所述第二信号输入端，第二极与所述上拉控制节点相连接。

8.根据权利要求7所述的移位寄存器单元，其特征在于，所述下拉控制模块还包括：

第十二晶体管，其第一极连接所述第一下拉控制节点，栅极连接所述第一时钟信号端，第二极与所述第二电压端相连接。

9.根据权利要求7或8所述的移位寄存器单元，其特征在于，所述下拉控制模块还包括：

第十三晶体管，其第一极连接所述第二时钟信号端，栅极连接所述第二下拉控制节点，第二极与所述第二电压端相连接。