[发明专利]中介板及其制法

说明书

技术领域

本发明有关一种中介板，尤指一种提高制作良率的中介板及其制 法。

背景技术

随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能 的趋势。目前应用于芯片封装领域的技术，例如芯片尺寸封装(Chip ScalePackage,CSP)、直接芯片贴附封装(DirectChipAttached,DCA) 或多芯片组件封装(Multi－ChipModule,MCM)等覆晶型态的封装模 组、或将芯片立体堆迭化整合为三维积体电路(3DIC)芯片堆迭技术等。

图1为现有3D芯片堆迭的半导体封装件的制法的剖面示意图。如 图1所示，提供一硅中介板(ThroughSiliconinterposer,TSI)1， 该硅中介板1具有具有相对的置晶侧10b与转接侧10a、及连通该置晶 侧10b与转接侧10a的多个导电硅穿孔(Through-siliconvia,TSV) 15’，且该置晶侧10b上具有一线路重布结构(Redistributionlayer, RDL)11。将间距较小的半导体芯片6的电极垫60藉由多个焊锡凸块 61电性结合至该线路重布结构11上，再以底胶62包覆该些焊锡凸块 61，且于该导电硅穿孔15’上藉由多个如凸块的导电元件18电性结合 间距较大的封装基板7的焊垫70，之后形成封装胶体8于该封装基板 7上，以包覆该半导体芯片6。

图1A至图1F为现有硅中介板1的转接侧10a的制法的示意图。

如图1A所示，一板体10置放于一承载件9上，且于该板体10的 置晶侧10a上已具有一线路重布结构11。

如图1B所示，形成多个穿孔100于该板体10的转接侧10a上， 以外露该线路重布结构11的部分表面。

如图1C所示，形成一绝缘层12于该板体10的转接侧10a上与各 该穿孔100中，再形成一导电层13于该绝缘层12上与各该穿孔100 中。

如图1D所示，进行图案化制程，形成导电柱15于各该穿孔100 中以作为如图1所示的导电硅穿孔15’，且移除该板体10上的导电层 13，使该导电柱15电性连接该线路重布结构11。

如图1E所示，进行另一次图案化制程，先形成另一导电层13’于 该板体10与各该导电柱15上，再形成一阻层14于该导电层13’上， 且该阻层14具有对应各该导电柱15的开口区140；接着，形成电性接 触垫16于各该开口区140中，使该导电柱15电性连接该电性接触垫 16。

如图1F所示，移除该阻层14及其下的导电层13’。

如图1G所示，形成一保护层19于该板体10与该电性接触垫16 上，且外露出该电性接触垫16的部分表面，以形成凸块底下金属层 (UnderBumpMetallurgy，简称UBM)17于该电性接触垫16的外露 表面与该保护层19上。

如图1H所示，移除多余的凸块底下金属层17，以形成导电元件 18于保留的凸块底下金属层17’上。

之后，移除该承载件9，以形成如图1所示的硅中介板1。

惟，前述现有硅中介板1的制法中，该导电柱15与该电性接触垫 16分开制作，所以需进行两次图案化制程(如需进行两次制作该导电 层13,13’的步骤)，导致制程复杂冗长，且进行图案化制程的步骤繁 多，因而提高制作成本，且降低产量(throughput)，致使难以降低 产品成本。

此外，由于该电性接触垫16与该导电柱15于不同制程制作，所 以该电性接触垫16与该导电柱15之间会产生界面，因而于两者之间 会发生脱落(Peeling)或破裂(crack)等问题。

又，形成该凸块底下金属层17’时，需再进行一次图案化制程， 即先全面溅镀该凸块底下金属层17，之后再形成光阻(图略)以图案 化该凸块底下金属层17，所以不仅制程复杂冗长，且使整体制法进行 的曝光、显影等图案化制程过多，因而提高制作成本，以致于产量不 高，且产品良率下降。

因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决 的课题。

发明内容

鉴于上述现有技术的种种缺失，本发明的目的为提供一种中介板 及其制法，该电性接触垫与该导电柱之间不会产生界面，因而于两者 之间能避免脱落或破裂等问题。