[发明专利]静电保护电路

权利要求书

1.一种静电保护电路，包括：

第一触发电路，所述第一触发电路连接在第一电源端子与第二电源端子之间，并且被配置为输出第一触发信号；

第二触发电路，所述第二触发电路与所述第一触发电路并联连接在所述第一电源端子与所述第二电源端子之间，并且所述第二触发电路被配置为输出第二触发信号；

第一缓冲电路，所述第一缓冲电路被配置为响应于所述第一触发信号而输出第一驱动信号；

第二缓冲电路，所述第二缓冲电路被配置为响应于所述第二触发信号而输出第二驱动信号；以及

第一开关电路和第二开关电路，所述第一开关电路和所述第二开关电路串联连接在所述第一电源端子与所述第二电源端子之间，

其中，所述第一开关电路的导通状态由所述第一驱动信号控制，并且所述第二开关电路的导通状态由所述第二驱动信号控制。

2.根据权利要求1所述的静电保护电路，其中，当将预定的电源电压施加在所述第一电源端子与所述第二电源端子之间时，所述第一缓冲电路输出使所述第一开关电路关断的信号，并且所述第二缓冲电路输出使所述第二开关电路导通的信号。

3.根据权利要求1所述的静电保护电路，其中，所述第一触发电路和所述第二触发电路均包括串联连接的电阻器和电容器，并且所述第一触发电路的时间常数大于所述第二触发电路的时间常数。

4.根据权利要求1所述的静电保护电路，还包括：

保持单元，所述保持单元在预定的时间内保持所述第二触发信号的电平。

5.根据权利要求4所述的静电保护电路，其中，所述第二缓冲电路包括第一反相器，并且

所述保持单元包括与所述第一反相器反向并联连接的第二反相器。

6.根据权利要求4所述的静电保护电路，其中，由所述第一触发信号对所述保持单元进行复位。

7.根据权利要求1所述的静电保护电路，

其中，所述第一开关电路包括NMOS晶体管，所述NMOS晶体管的源极连接到所述第二电源端子，并且

所述第二开关电路包括PMOS晶体管，所述PMOS晶体管的源极连接到所述第一电源端子，并且所述PMOS晶体管的漏极连接到所述NMOS晶体管的漏极。

8.根据权利要求1所述的静电保护电路，其中，所述第一开关和所述第二开关中的至少其中之一是双极型晶体管。

9.根据权利要求1所述的静电保护电路，其中，所述第一开关和所述第二开关中的至少其中之一是金属氧化物半导体场效应管。

10.根据权利要求1所述的静电保护电路，其中，所述第一缓冲电路包括多个串联连接的CMOS反相器。

11.根据权利要求1所述的静电保护电路，其中，

所述第一开关包括NMOS晶体管，所述NMOS晶体管的源极电极和背栅极电极均连接到所述第二电源端子，并且所述NMOS晶体管的栅极电极连接到所述第一缓冲电路，并且

所述第二开关包括PMOS晶体管，所述PMOS晶体管的源极电极和背栅极电极均连接到所述第一电源端子，所述PMOS晶体管的栅极电极连接到所述第二缓冲电路，并且所述PMOS晶体管的漏极电极连接到包括在所述第一开关中的所述NMOS晶体管的漏极电极。

12.一种静电保护电路，包括：

第一开关和第二开关，所述第一开关和所述第二开关串联连接在两个节点之间；

第一触发电路和第二触发电路，所述第一触发电路和所述第二触发电路被配置为分别控制所述第一开关和所述第二开关，以在ESD事件发生时，在所述两个节点之间提供闭合的电路路径，并且在其它情况下保持断开的电路路径。

13.根据权利要求12所述的静电保护电路，其中，

所述第一触发电路具有第一时间常数，并且所述第二触发电路具有第二时间常数，

所述第一时间常数与由ESD事件所引起的预期的电压上升相对应，

所述第二时间常数小于所述第一时间常数。

14.根据权利要求12所述的静电保护电路，其中，

所述第一开关通常是关断的，并且所述第二开关通常是导通的，并且

当发生所述ESD事件时，所述第一触发电路使所述第一开关闭合。